采用LCD箝位电路的正激DC-DC变换器

介绍了一种采用LCD箝位电路的正激DCDC变换器,它以十分简单的电路结构实现了变压器铁心的磁通复位,并且避免了能量的损耗,提高了变换器的效率。     

反激变换器中RCD箝位电路的分析与设计

着重考虑现有文献中被忽略的因素,如箝位二极管正、反向恢复特性和副边漏感Ls对RCD参数设计的影响等,分析了二极管的正向恢复对开关管电压尖峰的影响、反向恢复对RCD箝位电路损耗和参数设计的影响,揭示出副边漏感与原边漏感一样会增加RCD箝位电路吸收的能量,并进行了量化分析。综合考虑了二极管正向恢复特性、反向恢复特性以及副边漏感对RCD箝位电路的影响,在现有RCD参数设计方法的基础上,提出了修正后的RCD参数设计方法。仿真和实验结果验证了理论分析的正确性和设计方法的可行性。     

LCD箝位正激变换器箝位电路优化设计

对LCD箝位单端正激变换器的工作原理进行了分析,并以减小主开关管电压和电流应力为目标对箝位电路进行了优化设计。360 W/100 kHz试验电路对理论分析和优化设计过程进行了验证。     

一种新颖的次级箝位全桥移相电路

提出一种新颖的次级箝位方法。将初级的谐振电感等效到变压器次级，同时将二极管反向恢复电流反馈回初级主功率回路中去，不仅抑制了输出整流二极管的尖峰电压，还可以适当增加变压器的磁化电感，进一步扩大零电压开关的负载范围。详细分析了提出的变换器的12种工作状态和工作时序；分别给出了各个状态的等效电路。实验结果表明，提出的方法是可行的。     

一种双管正激变换器的初级箝位电路

介绍了一种双管正激变换器的初级箝位电路。该电路可以减少次级续流二极管的电压尖峰，并实现开关的ZCS开通和ZVS关断。采用该技术研制成功了3kW并-串型双管正激组合变换器。     

逆变桥功率管门极关断箝位电路

在2kVA高频在线式UPS主功率电路的设计调试中，针对桥臂功率管MOS门极干扰的实际情况。采取了在门极串联电阻上反并二极管和门极关断箝位电路等措施。在实际应用中对相关电路的干扰耦合路径、工作原理进行了分析，为比较所采取措施的效果，进行了实验验证。     

功率管关断瞬间尖峰电压的抑制方法

针对反激式变换器功率管关断瞬间出现的尖峰电压问题，提出了两种抑制方法：设计适当的电压箝位模式RCD Clamp电路及降低主变压器漏感。     

一种双管正激变换器的LCD箝位电路

介绍了一种双管正激变换器的LCD箝位电路,该电路实现了初级开关的零电压关断。给出了关键技术参数的设计方法,并采用该技术研制成功了3kW并鄄串型双管正激组合变换器。     

IGCT变流器吸收箝位电路的参数设计

近年来对风机容量的要求出现了爆发式增长,已达3~7 MW。此外,并网谐波控制、低电压过渡等风机并网标准越来越严苛。以集成门极换流晶闸管(integrated gatecommutated thyristor,IGCT)为核心的中压直驱全功率变流装置既可满足风机的大容量要求,又能灵活实现电网故障过渡、电网无功支撑等要求,成为大容量风机的最优选择。在IGCT变流器中,箝位电路的参数将直接影响器件SOA、最小脉宽与并网电流质量,是风机功率模块设计中十分重要的部分。提出一套IGCT变流器吸收箝位电路的优化设计方法,显著简化了箝位电路的设计过程。在对箝位电路换流工况进行详细分析的基础上,提出了箝位电路的等效电路。根据等效电路进行了响应分析,综合考虑箝位电路的设计原则,找到了优化参数的选取方法,从而降低了最小脉宽限制,提高了动态恢复速度。给出了设计实例,并进行了仿真与实验验证。     

一种有源箝位同步整流驱动电路的研究

介绍了一种适用于有源箝位同步整流的驱动电路,它适用于输出电压和功率密度较高的场合.该驱动电路通过对同步整流管栅-源电压进行正反向箝位限压,大大减小了同步整流管栅-源极间的应力,并进一步降低了同步整流管的驱动损耗.详细分析了该电路的工作原理,并在原理样机上进行了实验验证,实验效果比较理想.     

基于Ansoft/Maxwell的VRM磁元件集成设计

本文对现有的两种磁元件集成方法(解耦型和耦合型)及各自特点做了简要介绍。针对以Buck+Half-Bridge两级电路为拓扑的VRM，鉴于其后级电路采取固定占空比的PWM控制，经分析得出解耦型磁元件集成方案比非解耦型磁元件集成方案更为适合。在确定方案之后，再结合VRM低压大电流输出的特点，提出一种适用的磁元件集成结构。借助Ansoft/Maxwell 2D对所设计的集成磁元件进行了损耗分析，并通过比较总结了该集成磁元件在损耗和体积两方面的良好表现。     

四相VRM中无直流偏磁集成磁件

以消除直流偏磁和提高变换器输出性能为目的,提出了应用于四相电压调整模块的立体式集成磁件结构。利用"场"、"路"结合的方法分析了集成磁件消除直流偏磁的原理;推导得到集成磁件等效电路;并给出集成磁件的电磁设计方法。最后通过Saber仿真、3D Maxwell仿真和样机实验,验证了所提耦合磁件结构的可行性及交错并联变换器具有较好的输出性能。     

低电压大电流VRM拓扑结构和均流技术研究

针对新一代微处理器对其供电电源的高性能要求,分析了满足新一代微处理器开关电源指标的拓扑结构和均流方法,表明了交错并联的准方波电路的输出纹波幅值小、效率高、瞬态响应快;采用了新型的均流控制技术,并对此均流技术作了概括和拓展。     

用于电压调整模块的改进型双频Buck变换器

分析了各种电压调整模块(Voltage Regulator Module,简称VRM)拓扑电路的特点及用途,针对传统的变错并联Buck变换器和双频Buck变换器用于VRM中时出现的问题,提出了一种新的VRM电路,它采用低频电感变错并联的双频Buck变换器,结合了交错结构和双频结构各自的优势.分析了低频电感的优化方法,提出了新型VRM电路的控制策略,最后给出了实验结果,证明了珲论分析的止确性.     

基于箝位电路的新型单级PFC技术

单级桥式功率因数校正变换器由于变压器存在漏感,在电路换流过程中产生较大尖峰电压,增加了开关管的电压应力,降低了系统可靠性.提出一种基于箝位技术的新型单级桥式功率因数校正变换器,利用一级电路同时实现功率因数校正与DC/DC变换;通过在所提出变换器中设置箝位电路,吸收了尖峰电压,解决了开关管电压应力过高的问题,并分析了实现功率因数校正、抑制电压尖峰的原理;针对电路结构以及功率因数校正电路的特点,分析了所提出变换器中高频变压器的偏磁产生机理,并给出了相应的抑制措施.通过对实验系统的测试与分析,表明所提出的变换器具有较高的功率因数和转换效率,并验证了理论分析的正确性.     

适于航空高压直流供电的1kW LLC全桥变换器

随着电气技术水平的提高,飞机正向"多电飞机"的目标发展.270 V高压直流电源系统具有安全可靠、重量轻及节省电能等优点,成为现阶段飞机供电系统的发展方向.在航空中大功率DC/DC变换的应用场合,LLC全桥谐振变换器是一种较理想的拓扑.利用变压器漏感构造谐振电感时,必须将次级漏感等效至初级,而目前很少有文献对其进行分析设...     

晶闸管阀高位取能电路研究

由于晶闸管耐压等级高,在高压动态无功补偿装置中广泛使用,由晶闸管串联构成的晶闸管阀,是晶闸管控制电抗器(TCR)的核心器件,在高电压下晶闸管阀驱动电路以何种方式获取能量是高压动态无功补偿装置必须考虑的问题.为了增加晶闸管串联运行的可靠性,设计了一种电压电流取能电路,能够满足TCR在各触发角下均能取到能量,给驱动电路供电,实现晶闸管阀高位系统自供电.利用PSPICE软件建立各取能电路仿真模型,仿真结果表明:高位取能电路能够减少开关损耗,提高晶闸管运行效率,而且能向驱动电路提供电能,为晶闸管阀的驱动电路稳定供电提供了理论基础.     

应用于多相电压调节器的单元耦合与矩阵组合的阵列式集成电感

集成电感对多相电压调节模块(VRM)稳态和动态特性有重要影响,合理的耦合度可以提高VRM的输出动态响应,并能够降低每一通道的稳态纹波。提出一种利用小电感单元进行矩阵组合的阵列式集成电感,分析电感集成原理,给出阵列式集成电感的单元位置拓扑和单元组合结构拓扑,并分析自感互感单元匝比和磁阻比与电感耦合度的关系。通过电路方程推导了多相VRM耦合电感的等效稳态与暂态电感,获得多相VRM集成电感耦合度的设计准则。耦合度范围对比表明,所提出的阵列式集成电感的集成耦合度与设计准则完全一致。利用设计准则设计四相阵列式集成电感,实验样机测试结果验证了设计准则的正确性。将实验样机应用于四相VRM,实验结果表明应用阵列式集成电感的VRM具有良好的稳态和动态特性,证明了所提出的阵列式集成电感具有实用性。     

三单体直接均衡电路及漏感效应分析

针对现有的串联储能电源均衡技术存在的速度慢、效率低、均衡模块数量多的问题,提出了一种三单体直接均衡电路,通过相应的开关动作,能实现相邻三单体之间能量由最高单体到最低单体的直接传递。介绍了此电路的工作原理,详细分析了漏感在此均衡电路中的作用和对均衡电路性能的影响。仿真和试验结果表明,漏感影响均衡电路工作模态、开关管电压、均衡电流,需要在均衡电路实际设计时仔细考虑。     

电压调节模块数字控制芯片的研究

新一代微处理器的发展对为其供电的电压调节模块(VRM)提出了挑战,下一代VRM的输出电压将低于1V,电流将大于100A,满足负载的电流上升率di/dt>100A/滋s的要求。分析了新一代VRM发展的特点及发展趋势,根据其快速变化负载的特性,提出了一种将暂态和稳态过程分离的控制的方法,在动态过程中采取最大力度控制,以满足输出的要求。用该控制方法设计出了一种适合于VRM的数字控制芯片结构,在此结构的基础上完成了各个部分的IP软核设计,最后在Altera公司的Cyclone系列FPGA上进行了实验验证,实验结果验证了设计的正确性,在负载变化率为23.1A/滋s的情况下,能将单相VRM的最大输出纹波限制在±6%。