基于交叉解耦双复系数滤波器的频率自适应锁相环

锁相环PLL(phase-locked loop)是控制逆变器实现并网同步的重要方法之一。针对准1型锁相环QT1-PLL(quasi-Type-1 PLL)在电网电压频率偏移时抗干扰能力不佳、导致检测频率和相位误差较大的问题,本文提出一种新型的基于交叉解耦双复系数滤波器DCCF(double complex coefficient filter)的QT1-PLL(DCCF-QT1-PLL)。将具有频率反馈回路的交叉解耦DCCF作为QT1-PLL的前置滤波环节;采用窗长为0.0033 s的滑动平均滤波器MAF(moving average filter)作为DCCF-QT1-PLL的环内滤波环节;进而建立了DCCF-QT1-PLL的小信号模型,通过该模型得到了设计参数。提出的DCCF-QT1-PLL结构可消除电压不平衡和谐波分量,实现频率自适应。在Matlab/Simulink平台中搭建仿真模型,仿真结果证实DCCF-QT1-PLL结构具有频率自适应和更强的滤波能力。     

复杂电网环境下基于DDM-QT1-PLL的并网同步方法

随着分布式电源并网的增加,电网面临着电压扰动、直流偏置、电压不平衡及谐波畸变等诸多问题。在这样的复杂电网环境下,传统锁相环技术(PLL)难以快速、准确地检测到电网电压的频率和相位。为此,提出在准1型锁相环(QT1-PLL)的结构中额外增加联合延时信号消除(DSC)和滑动平均滤波器(MAF)的滤波环节,设计出一种满足复杂电网环境下并网需求的新型PLL(DDM-QT1-PLL)。DDM-QT1-PLL采用αβDSC2与dq DSC4级联MAF的环外滤波和环内滤波结构,消除电网电压直流偏置、不平衡及谐波分量的同时,可有效提高PLL系统的响应速度和稳定性。针对频率偏移时,αβDSC2引起的相位误差,设计一种前馈通道以补偿误差。仿真结果表明DDM-QT1-PLL具有快速的响应速度和良好的干扰抑制能力,并能够在非额定频率的直流偏置下,实现检测频率和相位的零稳态误差。     

改进型解耦自适应复数滤波器锁相环

为了消除因三相电压不对称、频率突变、相位突变、注入谐波等不平衡电网环境对传统锁相方法的影响,提出一种准确锁定基波正序电压频率以及相位的方法。介绍静止坐标系锁相环(αβ-PLL)的基本结构,分析静止坐标系锁相环工作的基本原理。基于此,引入具有极性选择性的正、负序一阶复数滤波器,通过改进滤波结构、合理选择其参数,在αβ坐标系下实现了正序基波电压的准确提取。仿真结果表明,该方法能更快速准确的检测基波正序电压的幅值、频率及相位。     

抑制电网谐波和直流电压的新型锁相环研究

针对在电网电压含多次谐波和直流电压时解耦双同步参考坐标系锁相环(DDSRF-PLL)对频率和相位锁定存在较大偏差,本文提出一种新型锁相环,该锁相环在dq信号正负序解耦前添加新型正交信号发生器(SOGI-QSG)来滤除谐波和直流电压,为解耦双同步参考坐标系锁相环提供稳定的αβ信号,从而提高锁相环抑制谐波和直流电压能力。对该锁相环Matlab/Simulink仿真研究并与解耦双同步参考坐标系锁相环和添加传统正交信号发生器的解耦双同步参考坐标系锁相环进行对比,验证了该锁相环在电网电压含多次谐波和直流电压时能够滤除电压谐波和直流电压,锁频锁相效果较好,有效提高了系统稳定性和可靠性。     

非理想电网下基于双d-q变换的锁相环设计

针对传统的单同步坐标锁相环(SSRF-SPLL)在非理想电网条件下存在检测相位和幅值不准确的问题,此处提出多陷波器级联的双同步坐标系解耦软件锁相环(DDSRF-SPLL),通过多个陷波器级联环节滤除电网背景谐波,通过双同步坐标系解耦滤波环节提取电网正负序分量。该方案可以快速准确地输出电网电压的相位、频率和正负序分量。仿真和实验结果验证了所提锁相环(PLL)在电压理想工况、不平衡工况、基波非工频工况和电压有背景谐波工况的有效性。     

改进型解耦自适应复数滤波器的锁相环研究

为了消除因三相电压不对称、频率突变、相位突变和注入谐波等不平衡电网环境对传统锁相方法的影响,提出了一种准确锁定基波正序电压频率以及相位的方法。介绍了静止坐标系锁相环(αβ-PLL)的基本结构,分析了静止坐标系锁相环工作的基本原理。基于此,引入具有极性选择性的正、负序一阶复数滤波器,通过改进滤波结构、合理选择其参数,在αβ坐标系下实现了正序基波电压的准确提取。仿真结果表明,该方法能更快速准确地检测基波正序电压的幅值、频率及相位。     

风力发电系统中电网同步改进型锁相环设计

针对风力发电系统中电力电子变流器同步信号检测中所存在的问题,提出了一种结合单相锁相环(MPLL)、正序电压计算单元和同步参考坐标变换锁相环(SRF PLL)的改进型锁相环设计方法。该方法采用2个MPLL来检测电网电压的α和β分量及其移相90°的电压信号,采用正序电压计算单元来检测正序电压分量,经SRF PLL锁定正序电压的相位,从而消除电压不平衡对检测结果的影响。且MPLL和SRF PLL的2次滤波对谐波有较强的抑制作用。此外,根据改进型锁相环的结构模型导出了正序电压分量检测的运算关系,进行了SRF PLL锁相环的控制器参数设计,给出了MPLL参数的系统化设计方法。仿真和实验结果表明,在电压不平衡、电压畸变、频率突变和单相接地情况下,所设计的锁相环均能够快速准确地锁定正序电压基波分量的相位,为风力发电系统控制提供可靠基准。     

基于二阶广义积分单相锁相环的改进及实现

并网逆变器中锁相环(PLL)的精度与动态响应直接影响逆变器的性能指标。分析了传统二阶广义积分(SOGI)数字锁相环,针对其在频率突变时出现较大相位误差的问题,引入一个相位误差补偿进行算法改进。仿真和实验均表明,改进型SOGI算法在电网电压谐波含量高、幅度突变及频率突变情况下都具有良好的锁相精度及快速的时间响应。     

改进的解耦双同步坐标系锁相环的设计与实现

微网中的电压可能会存在较大的谐波和不平衡,因此要求锁相环(PLL)能够迅速、准确地确定电网正序电压的相位。提出的改进型解耦双同步坐标系PLL通过在q轴加入6次谐波的陷波器,可抑制电网中的5次负序电压和7次正序电压对锁相的影响。锁相程序在相位变化较大时改变正弦表的指针,在相位或频率变化较小时调节DSP周期寄存器。实验证明了该锁相方法的有效性。     

一种基于双滑动平均滤波器的单相软件锁相环

为了提高基于同步参考坐标系的单相软件锁相环在电网谐波畸变情况下的性能,提出了一种基于双滑动平均滤波器的单相软件锁相环。该锁相环采用双滑动平均滤波器来滤去同步坐标系中dq轴上由单相电压奇次谐波转化而来的4k+4(k=0,1,2,…)次谐波,以得到用来锁相的基波相位。考虑到单相电压频率变化会造成锁相环的锁相误差,先采用角频率重构模块得到变化后的频率,再利用加权平均值法来减小频率变化对所述锁相环滤波部分的误差。实验结果表明,该锁相环可以在单相电压含有谐波和频率变化的情况下准确得到基波的幅值和相位,并具有良好的动态响应特性。     

基于复系数-延时信号消除法的锁相环设计

针对电网电压不平衡和谐波污染等复杂工况下传统软件锁相环锁相精度不足等问题,提出一种新型软件锁相环的设计方法。文章分析了传统锁相环的基本原理,对电网频率、锁相环输出频率、相位差对锁相性能的影响进行了研究。通过在两相静止坐标系中施加复系数滤波环节抑制电网高次谐波和负序分量的影响,再利用级联延时信号消除法滤除较低次的特定次谐波。通过仿真结果分析表明所提出锁相环具有良好的动态特性和锁相精度,可以在电网电压不平衡和谐波污染等复杂工况下快速准确完成锁相。     

电网严重畸变情况下的锁相策略研究

针对传统三相软件锁相环PLL(phase-locked loop)在电网电压同时含有较低次谐波分量和负序分量等严重畸变情况下不能完成精准锁相的问题,提出基于滑动离散傅里叶变换DFT(discrete Fourier transform)滤波原理的新型三相软件PLL。滑动DFT算法可以准确地从含有各次谐波的电网电压中提取单位基波信息,再结合基于延时信号对消的基波正负序分量分离方法提取出基波中的正序分量,最后采用同步参考坐标系锁相环SRF-PLL(synchronous reference frame phase locked loop)得到基波正序相位信息。结果表明,新型锁相环在电网电压同时处于不平衡、含有高次谐波和低次谐波以及直流分量的情况下均能够完成精准的锁相。     

基于频率自适应改进型梳状滤波器的并网锁相环技术

将梳状滤波器应用于并网锁相环技术中。针对梳状滤波器锁相环(CF-PLL)动态响应慢的缺点,引入校正环节,得到改进型梳状滤波器锁相环(ICF-PLL)。基于ICF-PLL的s域模型,提出了ICF-PLL调节器参数的整定方法。为提高ICF-PLL对电网频率变化的抗扰动能力,提出一种基于频率自适应改进型梳状滤波器的锁相环(FAICF-PLL)和其数字实现方案。仿真和实验结果表明,FAICF-PLL在电网电压发生频率脉动、相角变化、畸变谐波和不平衡跌落时均能准确地跟踪电网电压相位,具有良好的稳态和动态性能。     

基于FPGA的三相锁相环实现

提出一种基于可编程逻辑阵列(FPGA)实现三相锁相环(PLL)控制器的全数字化方案。在单片FPGA中,采用硬件描述语言VerilogHDL实现了包括d,q坐标变换、PI调节器、压控振荡器(VCO)模块及其它实验用模块的三相锁相环控制算法。基于Simulink的仿真结果显示,在三相电压频率突变时,三相锁相环对输入信号频率和相位锁定时间小于两个基波周期的,稳态误差小。基于FPGA硬件逻辑实现的三相锁相环控制器实验结果表明,在三相电压畸变的输入下,动态和静态特性良好,对非线性负载和测量引起的谐波、直流偏移等干扰也不敏感,这种控制器能够满足柔性速度系统(FACTS)装置对电压和相位信息实时性和准确性的要求。     

一种双正弦幅值积分器解耦锁相环的设计

针对在电网三相电压不平衡时传统锁相环不能准确检测基波正序相位的问题,设计了一种双正弦幅值积分器解耦锁相环(decoupled double sinusoidal amplitude integrator phase-locked loop, DDSAI-PLL)。该锁相环利用正弦幅值积分器的频率选择特性,在αβ坐标系下采用正负序解耦结构实现了正序分量的完全提取。同时引入一阶负反馈系统作为频率自适应环节,使锁相环在电网频率发生偏移时仍然可以对基波正序频率进行准确估计。建立了DDSAI-PLL的数学模型,并对其关键参数进行了设计。最后使用DSP实现该锁相环,并在电压畸变条件下与传统的同步参考坐标系锁相环(SRF-PLL)进行了对比实验,结果证明了所提锁相方法的有效性。     

基于递归通用信号延迟叠加算子的单相锁相环

当电网电压存在谐波与直流偏移时,传统锁相环无法精确锁相。为此,提出一种基于递归通用信号延迟叠加算子的改进单相锁相环算法。该方法在锁相环前级引入递归通用信号延迟叠加算子,以产生正交信号并滤除谐波。接着在两相静止坐标系下,构建延迟采样周期滤波器,通过将正交分量延迟两个采样周期的方法抑制直流偏移。所提单相锁相环技术能够消除直流偏移和谐波干扰的影响,快速准确地获取基波和所需的特定次谐波信息,同时具有良好的动态性能和稳定性。最后,仿真与实验结果证明了该方法的可行性。     

基于新型全数字锁相环的SVG系统

新型全数字锁相环(AADPLL)技术在SVG系统中的运用,能实时跟踪电网频率的变化,对采样电压进行同步6倍频,实现6相同步触发脉冲,对采样电压进行同步240倍频,保证ad在每周期采样240个点,从而减少了采样误差和触发误差,使SVG实验运行系统的功率因数比未使用这项新技术之前的SVG实验系统的功率因数提高了1.5%。从而证明其有效性。     

D-STATCOM一种改进的补偿电流检测法

实时准确地检测出谐波与无功电流是配电网静止同步补偿器(D-STATCOM)进行良好补偿的前提。针对传统的ip-iq法在电压畸变且不对称时不能准确地检测出补偿指令电流,提出了一种无锁相环并适合于非理想电压下改进的ip-iq检测法。该方法通过正余弦信息提取模块计算基波正序电压的正余弦信息来消除锁相环带来的检测误差,并采用平均值滤波和采样优化处理来减少滤波延时和降低检测中的运算量,进而提高检测精度和响应速度。最后在Matlab/Simulink环境中搭建模型进行仿真分析,并研制了一台容量为20kVA的D-STATCOM实验样机,仿真和实验结果证实了所提方法的有效性与可行性。