CORDIC算法及其展开结构的FPGA实现

针对FPGA系统中涉及三角函数等数学运算,而传统的查找表方法占用资源较多,计算精度不足等问题,提出了基于CORDIC算法的三角函数计算的实现方法.首先给出了CORDIC算法的硬件结构,然后使用Verilog HDL硬件描述语言,在Quartus ⅡⅢ 13.1中对算法进行编译和仿真,并对仿真结果和实际结果进行误差分析,最后选择Altera公司的Cyclone Ⅳ E系列中EP4CE30F23C6器件,完成了CORDIC算法的FPGA实现.实验结果表明,该算法能够利用较少的硬件资源,实现较高的计算精度,并且运算速度较快,可以满足实际应用中的计算需求.     

基于CORDIC算法的谐波实时谱分析仪的FPGA设计与实现

谐波污染对电力系统造成很大的危害,及时准确地检测出谐波成分、幅值和相位等因素是治理和消除谐波污染的前提.本文论述了一种利用CORDIC算法在FPGA上实现谐波实时谱分析仪的方法.基于FPGA硬件逻辑实现了具有高速数据处理能力的FFT运算处理器,采用CORDIC算法实现了复乘运算和求模运算,与使用乘法器相比降低了系统的资...     

CORDIC算法在基于FPGA的PMSM控制器中的应用

在基于FPGA的交流永磁同步电机(PMSM)高精度控制器算法中,CLARK-PARK变换和空间矢量脉宽调制(SVPWM)运算是必须的.其中CLARK-PARK变换需要做正余弦运算,SVPWM运算中的扇区的判断和控制输出力矩的波动也需要从直角坐标到极坐标的转换,这些运算使用传统方法在FPGA中都难以实现.在此引入Coorclinate rotation digital computer(CORDIC)算法,设计适合PMSM控制器使用的CORDIC处理器,讨论CORDIC处理器实现过程中的定点数处理问题,以及迭代次数与精度的关系,并给出具体的实现方法和硬件测试结果.实验证明:CORDIC处理器可以在0.5μs内完成正余弦运算或者直角坐标系到极坐标系的转换,占用很少的FPGA硬件资源,速度快,精度高,对于解决这类问题非常有效.     

基于CORDIC的旋转变压器解码算法研究

CORDIC算法具有速度快、精度灵活可调、硬件实现简单等优点。针对传统的测角系统的精度不足或者价格较高的问题,通过对CORDIC算法角度扩展和旋转变压器输出信号的象限修正的基础上,设计一种基于CORDIC流水线技术的旋转变压器解码算法,并以FPGA为平台实现旋转变压器解码算法。通过在Matlab和Quartus仿真验证了其可行性和准确性。     

基于CORDIC算法数字下变频的FPGA实现

介绍了基于CORDIC算法数字下变频的FPGA实现,此种方法能同时完成NCO的功能和混频器功能.可以解决基于查找表的DDS实现数字下变频占用FPGA中的乘法器和大量的ROM资源以及输出频谱杂散较大的问题.介绍了CORDIC算法的基本原理,论述了基于CORDIC算法数字下变频结构原理和FPGA实现的具体方法.还在Quartus Ⅱ和Modelsim平台上综合并对滤波器和系统进行功能和时序的仿真.测试结果证明,该方案正确,且有效节省FPGA硬件资源.     

基于 HCORDIC 的浮点运算协处理器的设计

通信硬件、信号和图像处理上需要进行大量数学运算,坐标旋转数字计算机(CORDIC)算法可以在硬件上快速计算三 角、双曲线、自然对数和平方根函数,IEEE 754 标准是目前最常用的浮点数标准,所以提出了一种处理浮点运算的协处理器。 高基数自适应性 CORDIC(HCORDIC)算法具有收敛速度快的优点,通过设计用于该算法的浮点乘法器和浮点加法器,进而设计 出计算多种三角函数和超越函数的浮点运算协处理器架构。 该架构可以实现更快的收敛,同时减少了输出延时并具有低误差 精度。 设计已在现场可编程逻辑门阵列(FPGA)上实现,结果表明,相比于 Xilinx CORDIC IP 和其他 CORDIC 架构,在输出延 迟、最大工作频率、关键路径和计算精度等方面有更好的表现,该设计可以应用于多种计算场景,具有较强的工程价值。     

基于求模运算的旋转变压器解码算法的研究

文中提出了一种基于求模运算的旋转变压器解码算法并进行了研究。首先分析了旋转变压器求模运算解码算法的原理,给出了转角的正弦、余弦函数和转速的计算方法。然后在CORDIC算法基础上简化了求模运算,提高了FPGA求模运算的速度和减少硬件实现的资源量。接着旋变解码算法进行了FPGA纯硬件实现,即基于Quartus II平台用Verilog实现语言编程。最后利用Modelsim软件验证了该设计模块的可行性和正确性。通过与基于转子位置角进行解码的方法进行相比,证实了本文所提出的对旋变信号进行基于求模运算的解码方法不仅可以简化永磁电动机矢量控制系统的硬件和软件,而且可以提高控制的实时性。     

基于FPGA的频谱分析系统研究与实现

针对音频信号分析,提出了一种基于 FPGA 的频谱分析系统,该设计基于 FFT 和 CORDIC 算法;讨论在FPGA上进行高达4096点的定点 FFT 运算和基于CORDIC算法的复数求模运算的系统架构和实现过程。通过Modelsim仿真,同MATLAB运算结果比较,本频谱计算方案的相对误差均值为4．11％。利用MCU进行信号采样与AD转换,并通过SPI接口将数据发送给FPGA进行频谱分析。当采样频率为60 kHz时,本系统辨识的频率范围为14．65 Hz～30 kHz ,频率分辨率为14．65 Hz。对实际硬件系统进行频谱分析测试,成功实现对输入的音频信号的频谱计算。     

CORDIC算法在基于FPGA的旋变解码和PMSM矢量控制中的应用

在永磁同步电机(PMSM)矢量控制中,对旋变进行直接解码需要做反正切运算,CLARK-PARK变换需要做正余弦运算,SVPWM的扇区判断以及对电流电压的限幅输出等需要从直角坐标到极坐标的转换,这些运算使用传统方法难以在FPGA中实现。在DSP中通常采用查表方式,往往也难以达到预期精度要求。Coordinate rotation digitalComputer(CORDIC)算法很适合在FPGA中直接进行旋变解码和矢量控制算法运算。论文阐述了CORDIC算法的基本原理,在旋变解码、坐标变换、SVPWM、输出限幅等算法中的应用,并给出了实现方法及运算值与实际值的对比,证明了CORDIC算法具有运算精度高,占用资源少,运算速度快等特点。最后通过一台额定9kW的电动车用永磁同步电机实验验证了算法的正确性和实用性。     

基于FPGA的旋转变压器解码算法研究与系统设计

大规模集成电路近年的发展开辟了计算复杂的科学算法的硬件实现新领域,包括被称为坐标旋转数字算法（CORD IC）的一组移位和求和的算法。基于CORD IC算法的基础上,针对传统的旋转变压器解码算法中解码算法复杂、周期长的缺点,提出了一种旋转变压器解码全硬件算法实现的方案。利用移位寄存器和加法器实现解码算法,并且采用流水线技术,具有算法速度快和精度高的特点。使用所提出的新解码方案,以FPGA为平台搭建了旋转变压解码系统。试验结果证明了这种基于FPGA平台实现的旋转变压器解码系统具有高速及高精度的特点。     

基于CORDIC算法实现三角函数的运算

快速精确的三角函数运算在现代工程中应用的相当广泛,结合近年的研究成果,基于Cordic算法提出了一种实现三角函数运算的数字硬件结构,并运用FPGA技术得以实现,实验证明,此种硬件结构实现简单,易于三角函数运算结果的精度调整,因此有非常大的实际应用价值.     

基于FPGA的高速FFT处理器在电力谐波检测系统中的设计与实现

在电力谐波检测中,经常需要对谐波信号进行频谱分析,为实现谐波信号频谱数据的实时输出,探讨了基于FPGA的高速FFT处理器的设计与实现。该处理器模块采用按时间抽取基4算法,碟形运算单元采用CORDIC算法代替了复乘运算,减小了系统资源占用,同时采用双端口RAM存储结构进行同址运算,完成了整个单元的流水线操作,提高系统速度;整体基于VHDL语言进行模块化设计,经过信号仿真测试,当系统工作频率为100MHz时,完成1024点输入为16位定点复数的FFT运算仅需要51.3μs,仿真结果表明该处理器能够很好的高速电力谐波检测系统高速实时性要求。     

可扩展多输入多输出信道高效模拟器研制

针对现有信道模拟器通道规模受限、扩展性差等缺陷,设计实现了一种可扩展的多输入多输出(multiply-input multiply-output, MIMO)信道高效模拟器。 该模拟器采用改进的坐标旋转数字计算(coordinate rotation digital computer, CORDIC)算法,只 需较少硬件资源便可实现大规模多支路的随机信道衰落精确模拟。 基于 MIMO 信道离散化模型提出了一种可扩展的硬件模拟 架构,并结合现场可编程门阵列(field-programmable gate array, FPGA)的并行处理优势,进行硬件实现及实测验证。 针对 3GPP 标准扩展车载 A 信道模型(extended vehicular A model, EVA)静态场景和时变场景的实测结果表明,所研制的 MIMO 信道模拟 器输出时延功率谱和多普勒功率谱等统计特性均与理论值吻合,可用于无线通信设备的方案验证、算法优化和性能分析。     

SVPWM的SG设计及FPGA实现

根据SVPWM的基本原理,提出了一种软件和硬件相结合设计的SVPWM新方法.利用人工神经网络计算参考电压矢量,而参考电压矢量所在扇区用感知器网络进行判断,矢量作用时间及开关开通时间采用软件和硬件相结合的设计方法进行计算.整个系统在System Generator（SG）中进行建模和仿真,成功后将模型下载到FPGA芯片,产生了SVPWM波形,实验证明了该方法的有效性.     

一种高鲁棒性数字水印算法的FPGA实现

传统上数字水印算法使用软件方法实现.基于一种高鲁棒性的数字水印算法,研究了使用FPGA实现水印嵌入的方法.先通过提升小波变换将宿主图像进行3次分解,并用混沌置乱算法将水印图像进行置乱加密,然后将第3阶小波分解的LL部分进行SVD分解并得到对应的奇异值矩阵,然后将混沌置乱加密后的水印信息嵌入到该奇异值矩阵中.在该算法的FPGA实现中,主要研究了提升小波变换、混沌置乱加密、矩阵SVD分解的硬件实现方法.实验结果表明,该算法鲁棒性很高,嵌入水印的图像抗攻击性强,算法经过合理推导得以在FPGA上高效地实现.