共查询到19条相似文献,搜索用时 78 毫秒
1.
基于合并单元同步性能与数据可靠性,分析同步元件的工作状态机制,提出同步守时方法。在分析合并单元同步元件工作状态机制与状态判断的基础上,研究了外部时钟丢失后合并单元误同步机理,并提出了相应的改进方法,以避免误同步的发生。 相似文献
2.
介绍了合并单元的同步方法和IEEE1588时钟同步系统的授时原理。利用卫星时钟和本地时钟互补的特点,把IEEE1588秒脉冲与本地晶振时钟相结合进行锁相处理产生高精度同步时钟,再将该时钟进行倍频处理后向高压侧设备发送同步采样命令。分析了异常情况时的处理方法,并针对合并单元进行组网。该方法理论上可以满足智能变电站对时钟精度的要求。 相似文献
3.
4.
合并单元采样同步的一种实现方法 总被引:1,自引:0,他引:1
结合数字化变电站工程应用现状对采样同步相关的问题、实现方法和应用需求进行了分析和总结。提出了基于路径延时法的合并单元采样同步实现方法,采用该方法设计的合并单元输出数据报文既包含采样计数值也包含采样额定延时时间。 相似文献
5.
6.
7.
同步采样测试包含了数据同步测试与采样值精确度测试两个方面,是合并单元最重要的指标之一。在分析了合并单元同步采样测试的现状与存在的技术难点的基础上,介绍了一种基于实时Linux系统结合FPGA实时子系统、接口信号可扩展的合并单元同步采样测试装置的具体实现方法。该方法将FPGA的普通I/O管脚构成一个信号接口总线,通过读取信号接口板的I2C总线EEPROM保存的信息,来分配FPGA管脚的功能,从而实现接口信号的可扩展性,满足合并单元输入输出信号灵活多变的需求。同时,FPGA实现了采样值报文的接收,记录报文接收时标,采样值报文的生成与发送以及模拟MII接口直接与PHY通信等功能。结果表明,本测试装置能准确反映合并单元的数据同步精度、采样值精度,具有较强的实用价值。 相似文献
8.
分析了模拟合并单元的采样值映射模型和实现方法,利用同步采样技术,将传统PTCT的模拟交流信号构建成符合IEC60044-7/8和IEC61850-9-1标准的采样值映射,从而在传统变电站的基础上直接奠定IEC61850标准的数据基础.提出并验证了模拟合并单元的测试方案.该模拟合并单元已在数个110 kV变电站数字化工程中得到了应用. 相似文献
9.
10.
合并单元是数字化变电站数字接口的核心功能单元,涉及变电站内甚至变电站间多种设备,是保证各类数据准确可靠的关键.在介绍合并单元主要功能的基础上,分析了合并单元同步方法,从同步误差、采样准确性等方面系统阐述了合并单元的模拟和数字检测两种方法. 相似文献
11.
高性能的光数字量校准装置有助于提高电子式互感器合并单元的可靠性和高效性。针对电子式互感器合并单元测试的通信报文处理能力和同步性两大难题,提出了基于FPGA和DSP的光数字量校准装置。分析光数字量校准装置的设计原理和技术难点,研究了基于FPGA和DSP的设计方案。重点介绍了FPGA、Blackfin DSP和人机界面三大功能模块的具体组成,进而深入研究了FPGA和Blackfin DSP的处理流程。最后将光数字量校准装置与数字化电能测试平台DRM进行联合测试,测试结果表明,基于FPGA和DSP的光数字量校准装置既能满足合并单元测试的功能性需求,又具有较好的实时性。 相似文献
12.
电子式互感器合并单元时间同步问题的解决方法 总被引:3,自引:0,他引:3
文章简要介绍了连接电子式互感器与二次保护、测量设备的合并单元及其主要功能,通过分析合并单元在实际应用过程中所存在的时间同步问题,阐述了相关国际标准对时间同步的具体要求。提出了一种基于复杂可编程逻辑器件(CPLD)技术解决合并单元时间同步的新方法。该方法利用CPLD硬件执行速度快、I/O端口多的特点,结合甚高速集成电路硬件标准语言(VHDL)编写的内部运行软件,能够快速、准确地实现合并单元的同步。通过软件仿真分析和现场试验,证明了此方法的可行性,具有很好的工程实用价值。 相似文献
13.
介绍了在合并单元功能实现中FPGA高实时性、高精度、高可靠性的应用,重点介绍了采用FPGA实现合并单元点对点SV报文收发的方法,通过FPGA实现合并单元时间同步及守时的原理及方法。在点对点SV报文收发过程中,FPGA控制DM9000C,将接收到的SV报文放在FIFO中缓存,并通过内部定时器对接收的报文打时标,在SV报文接收的间隙,FPGA配合CPU精确地控制SV报文的发送时间,保证其离散性控制在100 ns以内。在对时状态下,通过FPGA解析B码和和1588对时信息,保持合并单元的时间同步,并采用跟随算法记录秒脉冲时间间隔。在丢失外部同步信号时,FPGA时间同步模块无缝切换到守时状态,并能在长时间内保证合并单元的守时精度。 相似文献
14.
介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式。 相似文献
15.
根据IEC60044 8标准对合并单元的定义,从合并单元的功能入手,用MATLAB软件模拟现场电力系统的多路故障信息,并通过以太网按照FT3帧格式将多路信号发送给合并单元,而以FPGA为硬件核心的合并单元对接收到的多路信号进行处理,最后通过以太网发送到二次侧设备对接收到的数据进行实时显示。针对此实验平台的研究主要描述了各模块的结构与功能:包括了MATLAB发送模块、FPGA接收与光纤发送模块以及曼彻斯特编解码与数据显示的模块。搭建硬件平台并给出了软件的测试结果。 相似文献
16.
为了提高数字化变电站模拟量采集的同步精度,提出一种利用现场可编程门阵列(FPGA)实现合并单元(MU)同步采样的方案。通过分析同步误差产生的原因,指出MU内部晶振误差是造成同步性能不确定的主要原因。根据MU同步采样的要求,将秒脉冲(PPS)接收和处理的过程分为2个功能模块:PPS的接收和等间隔采样,通过准确捕捉PPS脉冲沿和精确划分采样间隔来提高同步采样精度,并利用FPGA芯片的特点,对每个步骤分别进行补偿和处理,将其误差控制在一定的范围内。实验证明该方案能使MU同步精度达到1μs。 相似文献
17.
随着电子互感器的出现,合并单元作为将瞬时电流电压信号以指定帧格式传送给保护、控制装置而出现在变电站通信系统中。为满足IEC 61850标准对变电站自动化系统以及智能设备所提出的互操作性、实时性和稳定性要求,提出了一种新型的电子式互感器与智能设备间的数字通信接口——嵌入式合并单元,该设备采用ARM处理器,具有高可靠性和强实时性。先从合并单元的功能进行分析,研究了基于ARM的装置的功能实现,然后研究和分析了合并单元信息模型的构建,最后简单介绍了用于装置的自我描述的SCL配置文件的基本格式。 相似文献
18.
随着模拟式合并单元在智能电网中越来越多的应用,市场急待出现一款方便快捷的合并单元测试工具。首先分析了当前市场上模拟式合并单元测试仪的缺点,接着对模拟式合并单元测试仪进行了总体设计、硬件设计和软件设计,最后对测试仪进行了试验和验证。结果显示所设计的测试仪,具备自动测试功能,能够提高检测效率、缩短测试周期,并且可以提高测试的可靠性和测试结果记录的准确性。 相似文献
19.
结合新一代智能站的建设原则以及国家电网公司对新一代智能站设备的要求,设计了一种适用于新一代智能变电站的合并单元智能终端装置集成装置。将合并单元功能和智能终端功能在一个物理设备中实现,并解决了装置集成后的SV、GOOSE共网问题、合并单元和智能终端功能相互独立问题,增加了装置状态监测功能。设计的装置具有较高的智能化水平。 相似文献