共查询到20条相似文献,搜索用时 26 毫秒
1.
2.
3.
4.
为了研究高性能磁编码器角度解算芯片优化设计的相关问题,建立了采用数字坐标旋转机(CORDIC:)算法和数字Ⅱ型系统实现的全数字跟踪型角度解算芯片的误差模型,在此基础上推导出CORDIC数字算法和Ⅱ型系统的误差表达式,然后根据此表达式对芯片内部的运算字长进行优化,最后采用 Verilog HDL 硬件描述语言建立了全数字角度解算芯片的验证系统.仿真和实验结果验证了芯片误差模型的正确性以及优化设计的可行性,当采用12Bits的A/D转换器时,其解算精度可以达到±0.042°. 相似文献
5.
全数字转差轴角变换器 总被引:1,自引:0,他引:1
针对双转子电机在实现精确矢量控制时需要其内外转子的相对转速/相对转角信息的问题,提出一种基于旋转变压器测量双转子电机内外转子的相对转速/转角的方法。首先,基于坐标变换对旋转变压器的全数字轴角变换算法进行改进,设计一种全数字转差轴角变换算法,使改进后的算法可对相对转速/相对转角进行精确闭环跟踪,而且轴角变换算法的复杂度较直接求差获得相对转速/转角可以减少一半,使其易于实现。其次,通过仿真分析验证全数字转差轴角变换算法的正确性,并基于TMS320F2812设计相对转速/转角测量系统,进行相关的硬件设计和软件设计。最后,通过实验验证了所设计系统的可行性。 相似文献
6.
7.
8.
9.
10.
11.
基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输入带宽。一种基于辅助通道的后台校正算法被用于校正通道间采样时间失配,该后台校正方法可适用于完全随机输入信号。芯片核心面积为0.69 mm~2。后仿真结果表明,该625 MS/s、12 bit时间交织ADC在全速率下进行奈奎斯特采样,系统无杂散动态范围(SFDR)为67 dB,信号-失真噪声比(SNDR)为58.5 dB,功耗为295 mW,满足设计指标,证明了设计的有效性。 相似文献
12.
13.
14.
传统电机旋变位置检测需专用解码芯片对信号解码,得到电机转子位置,或利用DSP产生激励信号,并设计相应调理电路,对返回信号调制滤波,得到包含转子位置信息的正余弦信号,再由DSP采样计算转子位置。DSADC (Δ-Σ模数转换)外设模块含有高频激励产生以及对高频信号采样、调制、滤波、积分等硬件功能,可在芯片内部实现旋变信号解码。分析了旋变的基本工作原理,利用TC275 DSADC产生旋变激励信号,并对旋变返回信号进行调制滤波,通过角度辨识算法解算出转子位置信号,并以旋变解码芯片解码结果为基准,对旋变解码系统功能进行验证,实验结果证明了该系统的正确性和实用性,避免了专用解码芯片的使用,可减少开发成本。 相似文献
15.
设计了一种软硬件结合的频率实时监测系统。系统主要由信号调节、抗混叠低通滤波、模数转换(ADC)接口、电压比较、ADC、信号处理、ARM管理模块等组成。首先通过变压器、互感器、信号调理电路将220 V交流电转换成5 V内的单极性同频率正弦波和方波。用数字信号处理器(DSP)的脉冲捕获单元测量方波周期进而得到信号频率。将方波锁相倍频后作为高速ADC的采样频率。ADC采集变换后的正弦波,将采样数据用并行口输入DSP进行傅里叶变换,分析出频率特征和谐波。在完成Multisim仿真和实物平台搭建调试后,测量结果的精度、测量速度满足设计要求。 相似文献
16.
设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以缓解首级转换电路输入采样开关中自举电容对SHA的负载效应,流水线ADC级间通过逐级按比例缩减策略使功耗得到节省。该设计采用0.18μm 1P5MCMOS工艺,ADC版图面积2.3 mm×1.4 mm。Spectre后仿真结果显示,采样频率125 MHz、输入信号在接近Nyquist频率(61MHz)处时信号噪声畸变比(SNDR)和无杂散动态范围(SFDR)可分别达到75.7 dB和85.9 dB。在1.8V电源电压下,ADC核心部分功耗为263 mW。 相似文献
17.
针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。 相似文献
18.
19.
本文分析了超低频交流信号的测量方法,设计了一种基于采样计算方式的ADC采集系统,设计了ADC采样电路及单端转差分驱动电路,分析了ADC量化误差对交流信号测量准确度的影响,提出了交流信号有效值测量准确度与ADC分辨率位数和采样点数的定量关系式。对所设计并实现的ADC采集系统进行了测试,测试数据经线性修正后的相对误差小于等于0.0011%,满足设计目标要求。 相似文献
20.
在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。 相似文献