基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析。由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FP GA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析。     

基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析 .由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FPGA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析.     

用于电能质量检测的数据采集卡研制

结合电能质量五项指标,开发了用于电能质量检测的数据采集卡。该卡采用了DSP数字信号处理器和PCI总线技术,能实时采集数据。并采用了两片六通道高速A/D转换器和运用了锁相同步技术,对三相电压和电流信号能进行定时采样和等间隔采样,这样得到的数据对于下一步电能质量指标进行分析更为合理。本文最后还简要介绍了DSP的C语言开发和PCI插卡的驱动程序编写技术。     

用于电能质量检测的数据采集卡研制

结合电能质量五项指标,开发了用于电能质量检测的数据采集卡.该卡采用了DSP数字信号处理器和PCI总线技术,能实时采集数据.并采用了两片六通道高速A/D转换器和运用了锁相同步技术,对三相电压和电流信号能进行定时采样和等间隔采样,这样得到的数据对于下一步电能质量指标进行分析更为合理.本文最后还简要介绍了DSP的C语言开发和PCI插卡的驱动程序编写技术.     

实时电能质量分析仪中采样控制电路的优化设计和非同步采样的同步化算法

提出了基于CPLD和DSP构架的实时电能质量分析仪的设计，着重讨论了CPLD在实时电能质量分析仪采样控制电路优化设计中的应用，并讨论了非同步采样的同步化算法。样机测试结果表明，本电能质量分析仪可以按半个电网周期的滑动速度，对电能质量进行实时分析，分析结果达到了国家对电能质量测试的要求。     

电能质量监测高速数据采集系统的设计和实现

设计并实现了一种基于高精度数据采集芯片AD7656和定点DSP芯片TMS320F2812的实时电能质量监测数据采集系统。详细分析了AD7656的工作原理,在本系统的前端对待测的高电压和电流信号进行了信号转换和滤波处理,实现了AD芯片和DSP芯片之间并行的连接方式。利用DSP定时器中断来触发AD采样同时利用DSP的外部中断完成采样数据的读取,软件设计采用了模块的方法编程实现。实验测试验证了系统的可行性和精确性,并很好地满足了电能质量监测系统对数据采集的需求。     

电能质量监测高速数据采集系统的设计和实现

设计并实现了一种基于高精度数据采集芯片AD7656和定点DSP芯片TMS320F2812的实时电能质量监测数据采集系统.详细分析了AD7656的工作原理,在本系统的前端对待测的高电压和电流信号进行了信号转换和滤波处理,实现了AD芯片和DSP芯片之间并行的连接方式.利用DSP定时器中断来触发AD采样同时利用DSP的外部中断完成采样数据的读取,软件设计采用了模块的方法编程实现.实验测试验证了系统的可行性和精确性,并很好地满足了电能质量监测系统对数据采集的需求.     

基于DSP和ARM便携式电能质量监测系统的设计与实现

介绍一种基于DSP和ARM架构的便携式电能质量监测系统的软硬件设计方案。利用TI TMS320F2812 DSP和高精度数据采集芯片AD7656完成对现场电信号的同步采集和分析计算,DSP通过串口和FIFO与嵌有Linux系统的ARM S3C2440芯片通信,完成分析数据和原始数据的传输,采用大容量存储设备记录存储采样波形和分析结果,通过网络接口上传数据并设置监测终端的运行参数。实验测试结果表明该设计的可行性,该系统满足实时在线监测电能质量的各项指标。     

基于DSP的电能计量装置的研究

DSP技术的迅速发展,为研制精确的电能计量装置提供了有力的技术支持.文中介绍的基于DSP的电能计量装置就是通过采样电路采集到电网的电压和电流等数据,利用DSP快速处理数据的能力,对电压和电流采样数据进行FFT变换,得到各次谐波电压和电流的值,再根据谐波功率和电能计算方法,计算出电能值.     

基于DSP和ARM便携式电能质量监测系统的设计与实现

介绍一种基于DSP和ARM架构的便携式电能质量监测系统的软硬件设计方案.利用TI TMS320F2812 DSP和高精度数据采集芯片AD7656完成对现场电信号的同步采集和分析计算,DSP通过串口和FIFO与嵌有Linux系统的ARM S3C2440芯片通信,完成分析数据和原始数据的传输,采用大容量存储设备记录存储采样波形和分析结果,通过网络接口上传数据并设置监测终端的运行参数.实验测试结果表明该设计的可行性,该系统满足实时在线监测电能质量的各项指标.     

基于单路FIFO的多通道同步采集存储系统的研究

设计了一种多通道同步采集存储测试系统,利用CPLD（复杂可编程逻辑器件）和单路FIFO（先入先出存储器）缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式。此设计方案实现了在采样速率变化的情况下, FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中。这对于多通道变采样的存储测试系统设计具有一定的借鉴意义。     

高速数据采集系统的新型接口设计

传统的数据采集系统均以FIFO的存储满或半满标志作为中断请求信号。本设计以CPLD为逻辑控制核心,利用其产生的中断计数模块向DSP发中断请求,有效的解决了存储数据与FIFO容量不匹配的问题,实现了高速数据采集系统的新型接口设计。实验结果表明,该设计不仅有效的提高了数据采集的速度,同时具有接口电路简单、通用性强、易于移植等特点,可广泛应用于通信和图像采集中。     

双通道雷达数据采集系统的设计与实现

针对雷达信号处理领域需要将雷达回波模拟信号数字化的需求,本文采用A/D专用芯片并行采样、FIFO数据缓存和FPGA时序控制的方法,设计并实现了一种双通道雷达数据采集系统,采样频率为220 MHz.系统实现简单,工作稳定.对系统进行的性能测试表明,I、Q双通道采集到的信号相位一致性能较好,A/D有效位数为6位以上,满足实际应用的需要,适用于高速数字信号处理领域.     

基于CPLD的A/D自动采样接口

简要介绍了传统的继电保护装置数据采集的过程,通过分析FIFO(First inFirst out)和A/D的操作时序搭配,并合理设计CPLD(ComplexProgrammableLogicDevice),设计了一种A/D自动采样接口。CPU只要发出一个脉冲信号,该接口就能依次完成16路模拟通道切换、A/D转换、数据存储等控制,当一个采样周期的所有模拟通道数据转换完成后,及时向CPU发出中断请求,CPU即可从相应的FIFO读出所有通道数据。不仅减轻了CPU的任务,提高系统执行效率,还可简化软件编程,有助于     

应用于局部放电检测的高速实时数据传输系统的设计与实现

通过在FPGA中实现高速FIFO及DDR-SDRAM控制器,设计并实现了一种基于FPGA的高速实时数据传输系统.该系统可实现200MB/S的数据传输速率,解决了高速数据采集系统中数据传输速率受限的问题,完全满足对各种局部放电信号的检测要求.     

实时检测系统设计

许多检测系统对采样速率的要求不是很高，但需要实时输出检测结果。本系统设计了采样控制电路，以使A／D转换自动进行。使用FIFO存储器作为A／D转换数据的缓冲存储器。在采满一定的数据量后FIFO存储器发出半满信号，计算机从FIFO存储器中读出数据并进行数据处理，输出处理结果。计算机从FIFO中读出数据和对数据的处理不影响A／D转换。     

基于ARM和FPGA的CCD低噪声测量系统的设计

传统的电荷耦合器件（CCD）测量系统,在精度和噪声控制方面都无法满足现代测量的要求。讲述了用ARM为主要控制单元,以FPGA作为时序发生器,同时使用带相关双采样的AD和异步的先进先出（FIFO）存储器来组成一种新型测量系统。并且重点介绍FPGA配合ARM怎样完成高效、灵活的实时采集和传输。并通过单缝衍射实验来验证本系统的高精度和高稳定性。     

基于FIFO的继电器动作时间参数检测技术的研究

以LabVIEW 8.20为开发平台,搭建了可实现多通道时间参数采集的继电器可靠性测试系统。数据采集卡利用FIFO缓冲器以250 kS/s的速率进行触点电压采集,采集卡内置Intel 82C54定时器同步计时。虚拟机对采集的数据进行处理,利用最小二乘法完成参数校正,最终实现继电器动作时间参数的实时采集。经试验证明,该测试系统所测量的继电器动作时间参数误差小,精度高。     

基于CPLD设计的高速机械传动误差采集模块

介绍了基于信号细分理论的机械传动误差采集模块部分的实现原理。给出了传动误差测量系统的整体设计,包括前置整形放大电路、误差采集模块及FIFO数据缓冲器、USB2.0传输模块、PC机等。基于CPLD芯片EPM7512AETC144设计了误差采集模块,描述了其组成部分(控制命令寄存器组、可控分频器、FIFO控制器、相差产生电路、全脉冲计数器、相差计数器等),并通过时序仿真验证了CPLD设计的正确性。该CPLD可再编程的特性方便了后续开发对采集模块的升级。     

基于CF卡的无线胶囊内窥镜体外接收存储系统

本文介绍了一种基于CF卡的无线胶囊内窥镜体外接收存储系统的结构与原理。该系统采用高速单片机对接收的图像帧进行同步,采用FIFO对接收到的高速图像数据进行缓存,并在FPGA和单片机的共同控制下于胶囊休眠期将数据写入数据卡,成功实现了实时记录长时间图像数据的功能,提高了系统的可靠性。