高速数字信号完整性之串扰分析与控制

当今飞速发展的电子设计领域,高速化和小型化已经成为一种趋势。信号频率变高,边沿变陡,印刷电路板的尺寸变小,布线密度加大等都使得串扰越来越成为一个值得注意的问题。随着电子工程师不断把设计推向技术与工艺的极限,串扰分析变得越来越重要,讨论的串扰现象是高速、高密度电路设计中需要重点考虑的问题。     

基于传递函数的高速互连线串扰分析

针对互连线系统在高速信号激励下产生的串扰问题,导出高速互连线的时域分布参数系统模型,建立从激励电压到攻击线末端和受害线两端电压相应的传递函数,从系统的角度研究串扰噪声问题。仿真结果表明了该方法的有效性,与数值方法相比更具有一般性。     

PCB传输线间串扰抑制方法分析

研究数字电子技术设备中,串扰是印刷电路板(PCB)上电磁兼容的重要内容之一.为了抑制PCB传输线间串扰,提高系统信号准确性,消除噪音,通常在传输线间插入一列用金属填充的、顶端用微带连接的接地柱线(简称保护带).由于加有保护带的传输线系统结构复杂,理论分析比较困难,利用网络级联的方法对加有保护带的传输线建模进行分析.计算分析结果表明,加入保护带能有效地抑制线间串扰,保护带参数(接地柱间距、半径)的变化对串扰抑制有明显影响.研究对工程中正确设置保护带以降低串扰提供了必要的参考.     

埋入式基板中传输线间串扰问题研究

选取埋入式基板中的传输线宽度、传输线厚度、传输线耦合长度、耦合间距和基板介电常数5个参数作为关键因素,建立了五因素四水平16种参数水平的正交实验表,进行了极差分析。结果表明:传输线间耦合间距对串扰影响最大,其次是传输线耦合长度,而基板介电常数、传输线宽度和传输线厚度对串扰影响较小;最优参数组合是W4T4S4L1D1,即传输线宽度15 mil,传输线厚度70μm,传输线间耦合间距2 mm,耦合长度5 mm,介电常数4.3。     

DDR4并行互连传输串扰特性仿真与分析

为满足高带宽存储应用需求,访存速率和互连密度越来越高。DDR4作为主存领域应用广泛且速率较快的并行存储互连技术,上升/下降沿时间或低至百ps量级,信号间串扰不容忽视。以某DDR4驱动模型和板级嵌入式应用为研究对象,建立多线打扰模型,从时域角度仿真分析布线间距、打扰源相位、数据速率、耦合传输线长对带状线传输串扰的影响。结果显示：5倍介质厚度布线间距条件下串扰接近于0 mV,不同相位关系打扰源形成的总串扰具有成倍双向差异。对于特定访存速率,耦合传输线长度与串扰极值存在周期性对应关系,据此合理设计DDR数据组线长,可以有效规避串扰极大值。     

高速芯片封装中多平行传输线的设计与优化

随着封装基板朝着高阶高密度方向发展,其信号完整性问题也日趋严重。为研究高速互连结构中反射、串扰等问题与封装基板类型、设计参数和传输线物理特性的相关性,改进了简单的二线平行耦合模型,采用三维电磁仿真软件构建了新的封装级三平行传输线模型,分析了陶瓷基板与有机基板上的传输线反射和串扰特性,研究了该结构下减小反射系数与串扰噪声的方法。仿真结果表明,封装基板上传输线反射系数S₁₁与阻抗匹配程度相关,受信号线宽、厚度和介质厚度影响较大,且S₁₁最小值在不同频率下匹配的最优线宽也不同,需根据不同信号频率具体选择。近端串扰系数受边缘场作用,与线间距密切相关,远端串扰系数受介质厚度影响较大,在相同条件下,远端串扰噪声一般小于近端串扰,对其评估时需结合基板上信号密度、基板材料特性和介质厚度具体分析。     

基于SKILL的高速信号串扰问题的解决方案

随着信号频率越来越快,印刷电路板的信号完整性问题越来越严重,控制好串扰的问题更加是其中的关键技术之一。为了高效率的解决串扰在高速信号完整性中的问题,应用SKILL技术,设计了一个辅助程序,通过该程序可以快速准确地帮助工程师找到串扰的问题。     

高速大容量DDR微系统过孔串扰研究

随着高速数字微系统中DDR总线信号传输速率与系统集成度的不断提高,过孔串扰问题成为影响系统信号完整性的不可忽视的因素之一。基于电磁耦合理论,通过建模仿真方法量化分析了过孔串扰的主要影响因素以及串扰噪声对信号质量的影响,在此基础上提出了过孔设计的主要原则以及减小串扰噪声的优化设计方法;介绍了一种正反面腔体结构系统级封装的信号处理微系统基板,结合JEDEC标准对DDR3总线进行了仿真分析与评估,通过以上方法优化过孔串扰大大改善了DDR总线的信号完整性,验证了该方法的正确性与有效性。     

深亚微米集成电路设计中串扰分析与解决方法

本文介绍了深亚微米集成电路设计中串扰的成因及其对信号完整性的影响,论述了串扰分析和设计解决的一般方法,对于实际设计具有一定的理论指导意义和应用参考价值。本文最后指出了我们工作的进一步研究方向。     

舰船舱室中电缆串扰分析

鉴于舰船舱室中复杂的电缆布局带来的电磁兼容性问题,依据传输线理论、网络理论和屏蔽理论,建立了电力电缆与其他传输电缆之间的串扰模型。进而根据此模型在CST电缆工作室(CSTCS)中对舰船舱室环境下被干扰电缆分别为屏蔽同轴线、非屏蔽双绞线以及屏蔽双绞线时的情况进行了建模,并仿真分析了电力电缆在对称三相电激励下对它们的耦合干扰。另外,分析了被干扰电缆为单根和多根时,耦合串扰的大小。仿真结果表明,屏蔽电缆比非屏蔽电缆的串扰值低大约50 dB,多根电缆串扰时,耦合谐振频率点增加了很多。     

CPCI总线的信号完整性分析

介绍了高速电路信号完整性分析的基本概念,研究内容以及仿真软件,从保持信号质量的角度具体解释了高速并行CPCI总线的电气规范,并运用信号完整性仿真工具对电气规范中的几个重要规则进行了仿真分析,揭示了这些指标对于保持信号完整性的作用,阐明了高速总线信号完整性分析的重要意义。     

一种基于反相器减小传感器信号线间串扰方法

传感器信号传输时由于信号线间的电磁耦合产生不可避免的串扰。信号线间串扰严重影响信号线系统信号完整性。针对传感器信号线间串扰提出一种抑制方法,基于反相器防护线减小信号线间串扰方法,该防护线物理结构非常简单,从而很好地减小物理设计成本。通过PSpice软件搭建仿真电路进行仿真验证,仿真结果表明：未采用反相器防护线的受害线受到串扰严重且信号发生误码现象,而采用反相器防护线后受害线串扰现象明显改善且传输信号和原始传输信号100%吻合,从而验证了反相器防护线具有很强的抑制传感器信号线间串扰能力。     

微带线间远端串扰的电磁仿真研究

为研究降低远端串扰的方法,利用Ansoft HFSS软件对线间串扰进行电磁仿真研究.研究表明,通过添加防护线、覆盖介质层等措施可以降低远端串扰的影响.在一定频率范围内增加RSR结构中金属贴片的长度和数量,使金属贴片厚度接近微带线厚度等措施,会具有更好的效果;选择具有较高相对介电常数的覆盖介质层材料及增大介质层的厚度也可以降低远端串扰的影响.     

A novel method for crosstalk reduction in coupled pair microstrip lines

This article demonstrates novel ideas for mitigation of far‐end as well as near‐end crosstalk in coupled pair microstrip lines (CPMLs) by means of defected microstrip structure (DMS). Simple equations and models for analysis and design of a DMS are presented and extracted. Different configurations of DMS‐CPMLs are introduced, and their performances in crosstalk reduction are compared. Finally, the best configuration for far‐end crosstalk reduction is fabricated and tested. A maximum of 35 dB reduction in far‐end and 38 dB reduction in near‐end crosstalk are achieved. The signal integrity performance of the structure is also verified by eye‐diagrams. © 2011 Wiley Periodicals, Inc. Int J RF and Microwave CAE, 2012.     

基于PCI总线的高速串行通信模拟系统的设计与实现

作为一个高性能的外设接口,PCI总线非常适于各类高速外设板卡的开发.为完成实验室中指控计算机与各分系统之间的高速串行通信,设计并实现了基于PCI总线的高速串行通信模拟系统.它主要由高速串行通信板和相应的驱动软件组成,利用通信板上固化的汇编程序初始化设备和实现HDLC协议的通信控制,借助设备驱动开发软件WinDriver,在VC的编程环境下编写了通信模拟系统的驱动控制程序,给出了基于PCI总线的高速串行通信模拟系统的设计与实现.     

传输线信号完整性的反射分析

针对高速电路系统的传输线信号完整性问题,通过对高速电路PCB上传输线等效电路的分析,给出了信号传输时产生反射现象的原因;介绍了常用的消除反射的方法,即选择均匀传输线、采用合适的拓扑结构布线和阻抗匹配法,指出阻抗匹配法可解决信号传输的反射现象;阐述了源端阻抗匹配法和负载端阻抗匹配法消除反射的原理和适用条件。针对时钟电路中的反射问题,采用PADS/Hyperlynx软件对阻抗匹配法进行仿真,结果表明,阻抗匹配法能够改善信号传输的反射现象。     

基于仿真的14Gbps高速通道设计与优化

信号传输速率是衡量高性能计算机系统的一项重要指标,随着现代高性能计算系统中的信号传输速率达到并超过10Gbps,快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析,对一款14Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度,采用全通道协同仿真预测高速通道的整体性能和瓶颈,并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化,成功实现了14Gbps高速信号的稳定传输。     

高性能DSP并行系统设计中SI仿真技术的应用

文章讨论了基于SI仿真技术的高速电路设计流程,并结合高性能DSP并行系统设计实例进行展开说明。实际系统设计证明,基于该流程的设计方法能够有效的解决系统的信号完整性问题,保证了设计质量,提高了设计效率。