共查询到18条相似文献,搜索用时 93 毫秒
1.
目前使用的数字逻辑电路有与组装互连延迟相当的延迟时间。在高速情况下,电路的互连不再是简单的短路,而呈现传输线特性。与传输线相关的现象,即由反射和串扰引起的额外的电压和电流,称之为互连噪音。在近来的文献中,对于反射和用于控制反射的传输线端接提供了充分的资料。然而,由于缺乏有关文献,串扰仍是数字系统设计者感到有些神秘的问题,致使系统设计过于谨慎,甚至更坏,使系统不能工作。尽管广泛地用ECL 和肖特基TTL 设计中型计算机,但是大型主机电路仍然趋向于选择 相似文献
2.
随着数字芯片和系统的时钟频率不断提高, 串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响, 分析了电信号传输时串扰产生的机理, 采用信号完整性分析软件Hyperlynx, 构建了三平行传输线串扰模型和总线电路模型, 研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明, 增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。 相似文献
3.
在串扰噪声及互连线延迟研究的基础上,分析了串扰延迟的本质以及串扰延迟变化曲线的计算问题;深入探讨了串扰延迟变化曲线和串扰噪声的关系,指出两者并不存在镜像关系,最大串扰延迟变化并不一定对应于串扰噪声尖峰值;研究了几个重要参数对串扰延迟变化曲线影响的灵敏度.全SPICE模拟结果说明了文中分析的正确性和准确性. 相似文献
4.
随着封装基板朝着高阶高密度方向发展,其信号完整性问题也日趋严重。为研究高速互连结构中反射、串扰等问题与封装基板类型、设计参数和传输线物理特性的相关性,改进了简单的二线平行耦合模型,采用三维电磁仿真软件构建了新的封装级三平行传输线模型,分析了陶瓷基板与有机基板上的传输线反射和串扰特性,研究了该结构下减小反射系数与串扰噪声的方法。仿真结果表明,封装基板上传输线反射系数S11与阻抗匹配程度相关,受信号线宽、厚度和介质厚度影响较大,且S11最小值在不同频率下匹配的最优线宽也不同,需根据不同信号频率具体选择。近端串扰系数受边缘场作用,与线间距密切相关,远端串扰系数受介质厚度影响较大,在相同条件下,远端串扰噪声一般小于近端串扰,对其评估时需结合基板上信号密度、基板材料特性和介质厚度具体分析。 相似文献
5.
高速PCB的互连综合 总被引:6,自引:3,他引:3
曹跃进 《计算机工程与设计》2000,21(5):6-9
串扰和信号完整性等问题已成为高速PCB设计得面临的主要问题,高速发展的现代电子技术对新一代EDA工具及设计方法提出了更高要求。文中从现行的规则驱动的PCB设计方法出发,畅述了互连综合设计方法的实现与特点,并对现行的EDA工具进行了分析与展望。 相似文献
6.
HT模型矢量生成的硬件电路设计与实现 总被引:1,自引:0,他引:1
为提高高速互连电路中串扰的测试速率,减少IC测试人员的分析和研究时间,降低测试成本;在对半跳变(Half transition,HT)模型进行深入研究的基础上,得出HT模型矢量跳变的规律,并依此设计了HT模型矢量生成电路;该设计采用Verilog HDL语言对HT故障模型矢量进行RTL级建模,在Cyclonell器件(EP2C8T144C8)完成了电路实现,并用安捷伦逻辑分析采集实验数据进行实际验证;仿真和验证表明,该设计有效地生成多互连线系统HT模型测试矢量,适用于串扰故障的测试分析和研究. 相似文献
7.
为满足高带宽存储应用需求,访存速率和互连密度越来越高。DDR4作为主存领域应用广泛且速率较快的并行存储互连技术,上升/下降沿时间或低至百ps量级,信号间串扰不容忽视。以某DDR4驱动模型和板级嵌入式应用为研究对象,建立多线打扰模型,从时域角度仿真分析布线间距、打扰源相位、数据速率、耦合传输线长对带状线传输串扰的影响。结果显示:5倍介质厚度布线间距条件下串扰接近于0 mV,不同相位关系打扰源形成的总串扰具有成倍双向差异。对于特定访存速率,耦合传输线长度与串扰极值存在周期性对应关系,据此合理设计DDR数据组线长,可以有效规避串扰极大值。 相似文献
8.
分析了互连电缆的电磁干扰机理,建立了多导体互连线串扰耦合数学模型;运用有限元分析软件Ansys提取了矿用四芯电缆互联线的电容矩阵和电感矩阵;应用场路结合的方法对电子设备互连电缆进行电磁干扰预测分析,得到了与理论分析相一致的数值计算结果。 相似文献
9.
10.
在高速数字系统中,信号完整性问题越来越突出,信号速率和设计密度的不断提高使得串扰上升为主要因素之一。先研究了基于矩形谐振腔的串扰抑制方法;然后与三倍线宽方法(3W方法)和有过孔接地的防护线方法的对比分析表明,矩形谐振腔方法对微带线间近端串扰的抑制能力不理想,但对远端串扰的抑制非常有效,在频域仿真中远端串扰幅度可提高12 dB和8 dB,在时域仿真中远端串扰峰值分别为前两种方法的18.2%和23.1%;最后进一步研究了矩形谐振腔的结构参数(间距、长度和宽度)对远端串扰的影响,发现这三个参数存在一组最优值,能最大程度地减小远端串扰。 相似文献
11.
随着计算机技术的发展,传统的PCI总线已难以满足应用的要求,Hyper Transport采用低电压差分信号传输、点到点互连,可提供更高的数据传输率和可扩展性,满足各种不同的需求。本文对Hyper Transport链路接口的链路初始化、错误处理和高速链路源同步关键技术进行了研究,提出了相应的实现方法。 相似文献
12.
Tan Michael R.T. Rosenberg Paul Yeo Jong-Souk McLaren Moray Mathai Sagi Morris Terry Kuo Huei Pei Straznicky Joseph Jouppi Norman P. Wang Shih-Yuan 《Micro, IEEE》2009,29(4):62-73
Signal integrity constraints of high-speed electronics have made multidrop electrical buses infeasible. This high-speed alternative uses hollow metal waveguides and pellicle beam splitters that interconnect modules attached to the bus. With 1 mW of laser power, the bus can interconnect eight modules at 10 Gbps per channel and achieves an aggregate bandwidth of more than 25 Gbytes per second with 10-bit-wide signaling paths. 相似文献
13.
In this paper, on-chip interconnects are modeled as distributed parameter RLCG transmission lines, based on which the matrix ABCD of interconnects is deduced. With help of the ABCD matrix, a voltage transfer function of an interconnect system, consisting of a driver, interconnect line and load, is obtained analytically in the form of a transcendental function, and it is reduced to a finite order system based on high order Pade approximation. With the reduced-order transfer function, response waveforms with step input can be obtained, and signal delay can be calculated consequently. Two numerical experiments are conducted to demonstrate its efficiency. 相似文献
14.
王光兴 《小型微型计算机系统》1997,(5)
本文提出了一种新的基于总线时间片结构的介质访问控制方法,根据对分布式高速局网的互连模型的体系结构、信元结构的分析,提出了分布式高速局网互连模型的设计、实现方法,这对于现有局域网互连并向大网转接有十分重要的意义 相似文献
15.
PCI-Express是点对点的高速差分互连总线,是计算机系统上高速IO常用的总线,根据吞吐带宽的要求,可选择X1、X4、X8、X16的模式。由于PCIE2.0速率已达5Gbps,对传输线距离有一定的限制,若要实现超长距离的传输会导致信号衰减过大,在芯片接收端造成码间干扰、抖动、损耗等问题。针对工业计算机PCIE2.0长距离传输的互连拓扑,通过中继器的方式加强PCIE信号驱动力,改善长距离传输导致的信号完整性问题,经过实际的检测效果良好。 相似文献
16.
使用交流电化学方法定向制备了预制微电极之间的电连接。通过调节交流电压与偏置直流电压幅值可以控制电连接的生长方向。如果施加的交流电压幅值高于生成电连接的电压阈值,并且该值恒定时,频率越小,浓度越大,电连接晶体越粗壮;而当电解液浓度与频率恒定时,电压幅值变化对形貌影响较小。有限元仿真模拟进一步说明:当施加的交流电压高于阈值时,电极处于交流电渗流上游。电极扩散层厚度增加将诱导电极之间电连接晶体的生长。在交流电压上叠加直流偏置电压时,电连接晶体从偏置电压相对较负的一端向另一端生长。伏安特性测试结果表明:该连接具有优异的接触特性。 相似文献
17.
18.
李向阳 《小型微型计算机系统》2005,26(8):1436-1440
低电压差分信号LVDS是下一代通讯协议采用的数据传输形式.结合并行RapidIO协议的实现给出了用CPLD器件及VHDL语言实现多通道LVDS的方法;详细讨论了多数据通道高速数据传输时由于时钟一数据错位和数据线闯延迟差异引起的传输错误;对这种传输错误处理有几种解决方案,论文采用4位通道对齐器消除4位以内的传输错误,给出了通道对齐器的实现方法及仿真波形;在RapidIO协议验证板上验证了多通道LVDS数据传输的实现方法,并通过实验测得8位并行LVDS的数据传输率可达300MB/秒,实验表明多通道LVDS实现简单,抗干扰能力强. 相似文献