基于FPGA静态背景的移动目标实时检测

视频图像处理对处理器的数据处理能力和实时性要求都非常高.设计基于FPGA和背景差分算法的静态背景下运动目标检测系统,并详细介绍了系统的设计过程.采用FPGA硬件实现系统设计,极大的提高了系统的实时性,能准确的检测出运动目标.     

基于FPGA的目标跟踪系统设计与实现

为提高智能视频监控中目标检测与跟踪的实时性、稳定性以及设计灵活性,基于现场可编程门阵列技术,设计一个应用于静态背景下的单目标跟踪系统,并设定报警功能。通过帧间差分和形态学方法减少环境变化对系统的影响,利用多点定位算法实现目标跟踪。实验结果表明,该系统稳定且处理速度快,当目标在摄像头视野内突然停止时也可进行定位与跟踪,具有较好的鲁棒性。     

智能视频监控中运动目标检测的研究

针对某武器试验中背景复杂,现有的背景差分法在背景模型的维持和更新不能用于长期和复杂的场景,以及对近地目标提取检测困难的问题,提出一种改进的背景差分法。该算法采用结合邻域信息的背景差分法和最大方差阈值法,能够在一定程度上减小背景滞后更新引起的运动目标检测误差,且使目标边缘提取更加明确,从而提高了系统的运行速度,实现复杂背景下的运动目标检测。在Visual C＋＋6.0中用OpenCV实现了相关算法的设计,并给出了完成系统任务所需的部分关键代码,实现了运动目标和试验场景的分离与提取。仿真实验验证了该算法的有效性以及实时性。     

基于FPGA的高斯建模运动目标检测算法

运动目标检测技术是在图像序列中将运动目标从背景图像中提取出来,为高级运动分析提供必要的信息,因此运动目标的快速正确检测对后期处理至关重要。为了满足高速场合的要求,减少目标检测的消耗时间,采用Altera公司的CycloneII系列的FPGA,研究设计了基于FPGA的高斯建模运动目标检测算法。该算法采用了流水线方法设计算法结构,以及浮点化整的方法处理浮点计算,实验结果表明,该设计在FPGA上运行快速稳定,检测效果良好,并且精度高。     

基于FPGA的视频图像分割技术设计与应用

研究了基于Xilinx-FPGA的视频分割技术的设计与应用.完成了基于ITU-RBT.656标准的视频画面分割方法设计,包括对图像的分割、存储、合成输出功能在一片Xilinx-FPGA内实现,并融入整个嵌入式硬盘录像机系统.通过在ModelSim环境下的仿真分析和最终硬件验证,证明其功能的正确性.     

视频中目标检测算法研究

由于其实用价值和理论价值,目标检测是智能视频监控技术研究的重点,也是计算机视觉领域的一个研究热点,引起了研究者广泛关注。本文根据视频图像背景和前景目标的动或静的情况进行分类,将目标检测问题分为基于背景建模的目标检测和基于目标建模的目标检测两类。对于每类问题,分别全面综述了该问题的发展、常用算法模型及当前的研究成果等,然后讨论了对各类算法模型的评测指标、评测数据集和评测结果,最后总结了当前这两类目标检测方法存在的不足以及给出了对未来发展的思考和展望。     

一种基于码本的监控视频运动目标检测算法

针对监控系统获得的彩色视频序列,根据连续采样值的颜色相似度及其亮度范围,将背景像素值量化后用码本表示,利用减背景的思想对新输入的像素值与其对应位置的码本作比较判断,提取出前景运动目标像素。该算法计算复杂度小、占内存少,能够在存在前景运动的过程中提取背景,并能处理光照变化。     

监控视频运动目标检测减背景技术的研究现状和展望

在很多计算机视觉应用中，一个基础而关键的任务是从视频序列中确定运动目标，其中对于固定摄像机的监控视频运动目标的检测，最常用的方法是减背景技术。其思想是将视频帧与一个背景模型做比较，其中区别较大的像素区域被认为是运动目标。但由于构建背景模型需要考虑光照变化等很多因素，因此开发一个好的减背景算法面临很多挑战。为了使人们对该技术有个初步了解，该文首先对利用减背景技术实现运动目标检测的过程、目前各种典型背景建模算法的原理和优缺点做了较为详细的阐述和归纳，然后总结了各种减背景算法的总体特点，并结合实验和文献资料对部分算法进行了对比评价，最后指出了减背景技术的未来研究重点和发展方向。     

视频监控系统中动目标检测算法研究

描述运动目标检测的基本概念,讨论了运动目标检测的广泛应用、目前所面临的主要问题和困难、实现运动目标检测的几种流行算法,对当前主流运动目标检测实现方法的基本思想和最新发展分别进行了叙述,着重讨论了各类方法的主要优缺点,并展望了该领域的发展趋势.     

运动目标检测视频监控软件的设计与实现

为了满足智能视频监控的需要,提出了一种利用面向对象技术与采集卡SDK相结合开发视频监控软件的方法。通过设计采集卡类和运动目标检测类,在MFC框架下实现了多路视频信号的同屏显示、运动目标检测及检测结果的记录与显示等功能。实验结果表明,基于所提方法设计的运动目标检测软件可以有效地对室内多个场景进行监控,并对场景中的运动目标进行提取和记录。软件代码易于修改和移植,为今后的图像识别提供可靠的依据。     

一种改进的粒子滤波算法及其FPGA硬件实现

提出了一种改进的粒子滤波目标跟踪算法,提出了限定区域的伪随机算法和根据权值分布的自适应重采样算法来提升目标跟踪的精度和并行特性。同时在算法的FPGA硬件结构实现上,对程序结构进行调整,充分利用流水线并行处理数值计算,运用硬件并行特性加快粒子的权值排序过程。实验结果表明,提出的算法在实验室场景与遮挡情况下都具有良好的跟踪准确性和实时性。     

一种时序优化的通用FPGA装箱算法

提出一种时序优化的通用FPGA装箱算法。将配置电路与用户电路转化为有向图，解决子图同构问题。将线网延时作为变量，定义关键度，以此为代价函数进行装箱，达到优化时序的目的。在VPR平台上进行实验，结果表明，该算法的时序性能较优，并可应用于不同的可配置逻辑块结构中。     

蚁群与粒子群混合的FPGA布局算法

FPGA布局在自动化设计中起到了十分关键的作用。将粒子群蚁群混合算法应用于FPGA布局问题,针对MCNC基准电路进行布局实验,并与模拟退火算法（SA）,模拟退火与遗传混合算法（GASA）及蚁群算法（ACO）等进行了对比。结果表明该布局方法具有较好的性能。     

基于FPGA的多路视频合成与去噪设计

在嵌入式视频处理领域,针对视频实时性要求高的特点,提出一种基于现场可编程门阵列(FPGA)的多路视频合成和去噪方法,包含四路视频合成一路视频的具体实现方案,以及对合成后的一路视频进行中值滤波的去噪算法,使用DDR2SDRAM作为视频的帧缓存,设计中值滤波算法的硬件结构和逻辑结构。系统设计采用Verilog语言进行描述,并在Xilinx的FPGA上进行逻辑综合和硬件测试。实验结果表明,该方法利用FPGA实现了硬件并行和流水线技术,可保证视频的实时处理。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

满足资源约束的图像复原算法的FPGA实现

提出了一种基于Van Cittert迭代方法对被乘性噪声污染的观测图像快速复原处理的FPGA电路实现方法。通过研究点扩展函数的对称性,将图像邻域内的像素进行分组滤波运算,明显减少了电路对乘法器数量的要求,有效地利用了FPGA的资源,适当地安排流水线和并行处理单元显著地提高了芯片的运行速度。实验结果表明,对于相同的图像复原处理任务,提出的电路结构需要的逻辑单元数量更少,时间消耗更短。     

改进Top-hat变换的小目标跟踪算法及FPGA实现

在改进Top-hat变换的基础上,设计并实现了一种基于FPGA的红外小目标实时稳定的跟踪系统。针对经典Top-hat变换对小目标检测的局限性,提出一种改进的Top-hat变换并将其用于对图像中小目标的增强。在此基础上,通过对视频序列中目标的运动估计和基于特征滤波器的空间滤波,稳定有效地计算出小目标的位置。为了将算法移植到FPGA芯片以获取实时的小目标跟踪效果,完成了系统的整体架构设计,并针对模板窗口运算在FPGA内实现的传统方法效率低的特点,设计一种基于FPGA的新型模板窗口计算方法,应用于相关的算法模块中。实验结果表明：系统可以获得良好的检测与跟踪效果,而且能够在20 ms内完成目标位置的计算,满足小目标跟踪的实时性要求。     

LFSR加密新算法的研究与FPGA实现

提出了一种改进的线性反馈移位寄存器结构的安全加密模型,利用移位寄存器的灵活性高和成本低的特点结合FPGA器件的高速度和可重构的性能,从而使系统达到低成本、可实时配置算法文件和重组安全策略的目的,并详细论述了该模型的改进后的线性反馈移位寄存器加密算法的加密原理,然后介绍了该算法的FPGA实现及可重构技术,最后,通过对改进算法的加密时序图的分析和总体性能的评估,证明了该算法在保证安全性能的基础上具有很好的成本优势和可重构性。     

RFID标签加密算法设计及FPGA实现

为提高超高频射频识别(RFID)系统的安全性,需在RFID标签芯片中集成必要的加密算法.为此,通过分析Grain-128加密算法的工作原理和在实际应用中的使用方法,设计算法的硬件架构,并采用VHDL语言编写,在现场可编程门阵列(FPGA)芯片上进行实现.实验结果表明,该算法共需384个时钟周期产生可供加解密的密钥流,仅占用54个Slices的FPGA逻辑资源,可用于在RFID标签芯片中进行安全加密.