门阵列和标准单元布图中一种有效的走线道分配算法

本提出了一种用于门阵列和标准单元图自动设计中的走线道分配算法－ＦＡＲＭ，它连接总体布张和通道布线，算法目标是使通道的最大密度最小，同时考虑减小线网长度和通孔数。ＦＡＲＭ同两部分组成，多行走线道分配和单行走线分配。它已用Ｃ语言在ＤＥＣ工作站和Ｓｕｎ工作上实现，并已用于我们开发的双层ＣＭＯＳ门阵布图系统ＭＡＬＳ３中，实验例子表明，它与ＴｉｍｂｏｒＷｏｌｆ５．６的结果相当或更好。     

印制板布线的最佳路径快速通道分配算法

针对目前面向线网布线方法的某些不足,本文提出一种具有整体布线思想的最佳路径快速通道分配方法:对给定的线网按照一定的走线模式,根据代价函数,求出其最佳通道分配。它尤其适用于对连线长度有严格要求的超高速电路的布线问题。     

一种通孔最小化的三层通道布线算法

本文提出的连通孔最小化的三层通道布线算法,根据线网的接点位置建立线网分层图,并对此图进行三着色,确定出初始布线集和分拆线网集,通过引进线网次序图、压缩空段长度、填充原则和逐步排障法等,将初始布线集和拆网集的线网分配到相应的走线道上.实现线网的互连.本算法已用PASCAL语言编程,并在XT/286机上实现.结果表明,该算法不仅使通孔数大大减少,而且有些例子的走线道数也较一般布线法少.     

适用于不规则边界的渴求通道布线法

本文对R.L.RiVest和C.M.Fiduccia总结出的渴求(Greedy)通道布线法进行了改进、重新设计和实现。用Deutsch的困难例子试算比较,改进后的算法也只用了20个水平走线道(Track),并消除了附加列、借孔数、连线总长度和所用机时都有减少。为使本算法适用于印制板的布线要求,本文又对改进后的算法加以扩充,将其推广到不规则边界通道区情形。本文中的通道布线法也完全适用于VLSI的自动布线系统中。     

优化线长和拥挤度的增量式布局算法

随着IC技术的发展，降低连线拥挤度已经成为一个保证布线成功率的至关重要的因素．提出一种标准单元增量式布局算法C-ECOP．该算法通过一个新型的布线估计模型来精确估算布局以后的走线情况，利用力驱动的方法进行单元插入和单元推移来消除局部拥挤，同时进一步优化线长．来自美国工业界的测试实例表明，该算法能够很好地消除走线局部拥挤，同时尽量维持原有布局方案的电路性能，并且具有很高的效率．     

确定区域详细布线算法

提出了一种确定区域的详细布线算法,它能对不同设计模式进行布线。该算法能适用于任意多层布线情况,并且支持不同布线层具有的不同工艺参数,在构造布线树时,考虑芯片当前的走线拥挤度,使布线比较平均,并加快了算法运行速度、改善了布线质量,在连接两点线网时,构造基于二维迷宫布线结果的分层图,提出了一种对分层图的启发式染色算示来进行布线层分配,大大提高算法布线速度,采用拆线重布的方法来处理布线失败的线网。     

高级综合中寄存器分配问题的研究

寄存器分析是数据路径综合中的一个重要任务。文中通过对寄存器分配问题进行研究分析，得出了它与通道布线中的轨道分配问题具有等价性的结论，晨而采用一种轨道分配算法一左边界算法来解决寄存器的分配问题，同时对它进行扩充以支持条件结构中寄存器的分配问题。     

自动布局布线程序

功述描述了用于规划芯片的自动布局布线程序。其特点是在单元电路版图实现之前进行布局布线以及布线是在单元内部进行，不存在专门的布线通道。这种布图模式，以多端网连接模型作为布局布线的连接模型，并以布线均匀作为主要的目标函数。 整个程序模块分为矩阵网格规划和布局，总体布线，端口分配三部分。在布局中采用最小切割算法。初始布线以布线均匀，连线长度最短为目标，并采用一个基于布线均匀的“重心“算法。通过再布线和通     

GHz零时滞时钟树物理布图的虚拟通道布线算法

随着集成电路技术的发展和GHz频率的应用需求，已有的基于线长或RC延迟模型的时钟树布图算法已不能适用．针对GHz频率宏模块中时钟树的平面布图，依据流水线技术，提出一种虚拟通道布线算法；根据时钟树的拓扑结构，分别进行粗略布线和虚拟通道内的布线调整，完成时钟树的平面布线．该算法在开发软件原型ClockStar中得以应用．     

一种基于通孔数最小化的多层通道布线算法

该文提出了一种基于通孔数量小化的多层通道布线算法，算法采用非预留层模，首先根据线网之间的位置关系利用模拟退火算法将各线网合理地分配到对应的布线层中去，然后利用遗传算法得到相关布线层中线网的最佳布线顺序向量，最的根据得到的顺序向量利用“沉积法”将各线网布于合理的通道上，该算法克服了传统通孔优化算法中原始布线对优化结果的不利影响，使通孔的优化达到很好的效果。