四素数RSA加密算法的研究与分析

RSA算法的密钥长度和执行效率之间的矛盾是RSA算法进一步发展的瓶颈,本文提出的四素数RSA算法是用四个短密钥,将密文分为四个模块,并运用中国剩余定理将高位宽大数的模幂运算转化为对低位宽相对较小的数进行模幂运算来快速实现解密的一种方法,来平衡加解密的计算成本。     

基于FPGA的逆QR分解SMI算法的并行实现方法

在讨论了逆QR分解(逆正交三角分解)SM(I采样矩阵求逆)自适应波束形成算法的基础上,研究了逆QR分解SMI算法的Systolic阵列(脉动阵列)并行实现结构,分析了组成Systolic阵列的各PE(处理单元)单元的基本运算模块的实现,并给出了逆QR分解SMI算法基于Systolic阵列结构的FPGA(现场可编程门阵列)并行实现方法,提出了系统整体的设计与构架。     

RSA算法的一种快速软件实现

RSA算法是基于数论的公开密钥密码体制。RSA算法已经成为现在最流行的公钥加密算法和数字签名算法之一。RSA算法的加密、解密操作要进行十进制位数达百位以上的大数运算，实现难度大，运算时间长。而影响其运算速度的主要因素是大数乘幂算法和取余算法。本文提出一种改进大数乘幂算法和取余算法，并加以实现，该算法可以提高RSA算法的运算速度。     

RSA算法在FPGA上的实现

为解决提高RSA算法的加密速度保证加密的安全性,提出了在FPGA上实现RSA算法.通过分析RSA算法将该算法分解成模乘运算,模乘的求解采用改进的蒙哥马利算法实现,并通过脉动阵列的方式消除蒙哥马利算法中的长整数进位,有效降低了延迟提高加密速度.同时为了降低FPGA的资源占用,RSA算法采用流水线方式实现脉动阵列,并通过软硬件的协同合作完成算法中素数的判定生成算法参数.在FPGA上下载验证1024位的RSA算法,实验结果表明,采用上述方式实现的RSA算法能占用较少的资源并达到较快的加密速度.     

基于FPGA的Systolic乘法技术研究

Systolic乘法是一种基于SIMD-MC2模型的矩阵乘算法,无法直接应用在单独的嵌入式系统中,所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来,利用FPGA灵活可编程的特点,在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中,可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明:该方法具有较快的速度和较高的实时性。     

RSA密码算法的一种新的快速软件实现方法

在介绍标准RSA密码系统的基础上，利用计算近似最短加法链算法给出了软件实现模幂运算的一种改进方法；基于求解孙子定理的混合基数计算算法(MRC)改进了RSA的解密方法；最后，结合快速有效的素数测试方法提出了一种能够快速软件实现RSA密码算法的新方法，并分析比较了各相关算法的计算效率。实验结果表明：利用该方法实现的RSA密码软件系统，可使加、解密运算速度平均提高6~10倍。     

RSA公钥密码计时攻击研究及仿真

密码设备在执行加解密运算时泄露的时间信息能够被攻击者捕获,进而推算出密钥,破解密码系统。该文研究了RSA公钥密码算法和计时攻击的原理,分析了RSA加解密的模幂运算过程,阐述了基于模幂运算的RSA计时攻击原理,同时进行了仿真实现。仿真结果证明了RSA密码算法在计时攻击中存在安全缺陷,也说明了计时攻击与其他传统攻击相比更能准确快速地获得密钥。针对RSA公钥密码算法在计时攻击中存在的缺陷以及面临的安全威胁,讨论了抵御计时攻击的措施。     

改进的Batch RSA算法的设计与实现

Batch RSA算法的解密性能与其指数计算阶段的大数模幂运算的实现效率有着直接的关系。提出了一种Batch RSA算法的改进方案,通过将Batch RSA算法解密时指数计算阶段的一些运算量转移到加密方,运用多素数技术使大数模幂运算的模位数和指数位数减小来加速Batch RSA的解密过程。理论分析和实验数据表明该改进算法使得Batch RSA算法的解密性能得到明显提升。     

一种有效的Batch RSA改进算法

Batch RSA算法的解密性能与指数计算阶段的大数模幂运算的实现效率有着直接的关系.针对提升Batch RSA算法的解密性能,提出一种Batch RSA算法的改进方案.提升通过将Batch RSA算法指数计算阶段的一些运算量转移到加密方,并且运用多素数技术使得解密时大数模幂运算的模数位数和指数位数减小.理论分析和实验结果表明该方案不仅提升了批处理RSA算法的解密性能,且该方案易于并行实现,可使得基于多核平台的RSA密码算法的性能得到进一步提升.     

基于DSP的高速RSA加解密实现

在开发RSA加解密算法用DSP实现的基础上,给出了几种提高RSA运算速度的方法,给出了一种高效的长整数求余算法,引入窗口法幂乘算法,并结合到求余算法中,最后提出了伪余数的概念。结果表明,经过引入上述方法,提高了RSA加解密算法的速度。     

．NET下的RSA编程

本文介绍了公钥密码系统中目前最广泛流行的RSA算法技术，并在此基础上用C#语言在．NET平台下编写一个1KSA算法程序。重点讨论了一个RSA算法实现加密解密功能软件在．NET平台的设计与实现。     

.NET下的RSA编程

本文介绍了公钥密码系统中目前最广泛流行的RSA算法技术,并在此基础上用C#语言在.NET平台下编写一个RSA算法程序。重点讨论了一个RSA算法实现加密解密功能软件在.NET平台的设计与实现。     

RSA算法应用及实现细节

本文讨论了RSA算法以及RSA算法在加密／解密、数字签名、密钥交换三个方面的应用以及在RSA实现过程中应该注意的细节问题。     

RSA公钥密码算法差分计时攻击研究

RSA密码算法执行过程中的模幂运算时间是不固定的,精确测量解密过程中泄露出的时间差异信息即可推断出相关密钥。为此,研究RSA公钥密码算法的实现和计时攻击原理,分析RSA解密运算过程,找出RSA在计时攻击中存在的安全缺陷。在简单计时攻击的基础上,提出基于从左到右“平方-乘法”模幂运算的RSA差分计时攻击算法,并介绍相应的防御措施。     

基于高级加密标准的混合加密系统的实现

本文运用VC++设计实现了网络通信数据加密系统,该系统对高级加密标准AES与公钥加密算法RSA相结合对数据加密,用RSA和单向散列函数MD5实现文件的数字签名。     

RSA算法安全性分析

网络系统最主要的安全技术是数据加密,而RSA算法是密钥系统最安全的一种体制,其算法的安全性基于数论中大素数分解的困难性。该文首先介绍RSA公开密钥加密算法数学原理,并讨论RSA算法固有缺陷,最后分析RSA算法的安全性。     

一种基于RSA的XML盲签名方案

介绍了盲RSA盲签名方案和XML数字签名规范。在简要阐述了二者的当前应用和各自的优缺点之后,找出当今得到广泛关注的XML技术和盲签名的结合点,提出一种基于RSA公匙体制的XML盲签名方案,并分析了其安全性。该方案充分体现了XML和盲签名各自的优点,安全性很高,具有良好的应用价值和前景。最后,给出了两个值得关注的相关研究方向。     

RSA公钥密码算法的计时攻击与防御

计时攻击根据密码算法在密码设备中运行时的执行时间差异,分析和判断密码算法的各种有效信息,是最具威胁的旁路攻击方式之一。该文研究RSA加密算法和计时攻击的原理,分析RSA解密过程,阐述针对基于模幂算法的RSA计时攻击的原理,讨论如何抵御该计时攻击。     

公开密码技术RSA算法的实现及保密性分析

为解决电子信息交换过程中的安全问题,在对RSA公开密钥加密算法的数学原理进行描述及分析的基础上,给出了密钥对的生成方法及RSA算法实例。讨论了在密钥对的生成中,大素数选取应满足的要求,还对RSA算法关于大数分解和素数选择的保密性能进行了详细分析并提出相应的措施。     

Digit-serial-in-serial-out systolic multiplier for Montgomery algorithm

This paper proposes a systematic design of a digit-serial-in-serial-out systolic multiplier for the efficient implementation of the Montgomery algorithm in an RSA cryptosystem. For processing speed, the proposed multiplier can also accommodate bit-level pipelining, thereby achieving sample speeds comparable to bit-parallel multipliers with a lower area. If the appropriate digit-size is chosen, the proposed architecture can meet the throughput requirement of a specific application with minimum hardware. The new digit-serial systolic multiplier is highly regular, nearest-neighbor connected, and thus well suited for VLSI implementation.