抖动测试系统的构建与应用技术研究

随着高速串行总线技术的不断发展应用,抖动控制方法成为制约高速数字系统设计的关键因素;通过对抖动测试的重要性,抖动信号的分类及产生原因进行研究,设计了基于宽带数字示波器、脉冲码型发生器和任意波形发生器构建的抖动测试系统;文章对系统结构、原理和使用方法进行了详细介绍,并通过测试案例进行了应用分析;通过实践表明,该系统能为高速串行电路的设计、调试工作提供良好的辅助作用。     

航电系统高速串行通信中的抖动分析研究

基于机载航电系统高速串行通信的基本架构介绍了抖动的分类和抖动分析常用的方法。结合实际情况对某案例进行测试和分析,通过眼图、直方图和浴盆曲线分析找出抖动的根源并给出解决方案,达到了预期的效果。本文所介绍的方法可以广泛应用于航电系统以及其他领域的高速串行通信中的抖动分析。     

数字系统中抖动信号的分析与测量

介绍了抖动的概念,讨论了数字系统中抖动的来源,并按照抖动信号的特性对抖动源进行了分类。分别从时域、频域和调制域测量上,简要介绍了一些抖动测量工具。     

高速串行数据链路中基于相位噪声时钟抖动测量

传统并行数据通信随着速度的增加,传输时延已难以准确控制,使得高速串行数据传输成为通信的主要方式,当数据速率超过GB/s水平,时钟信号引入的抖动已成为系统抖动的主要成分,低数据速率抖动分析技术已难以满足要求,相位噪声测量技术在高速串行数据链路抖动分析中提供了解决方案,文章从原理上论述了相位噪声与抖动的关系,以实例给出了通过相位噪声测量间接测量抖动的工程计算方法.     

一种高精度的抖动偏频控制方法

在激光陀螺的抖动控制中,用作抖动幅度检测的PZT的灵 敏度会随温度变化,从而造成偏频失稳。本文提出了用计算机稳定偏频的方法,设计了一种 新型抖动控制器。实验表明该控制器能够较为精确地保持偏频的稳定。     

高速SerDes抖动成因及其测试方法分析

高速SerDes(SERializer/DESerializer)设备在高速芯片I/O接口互联上已经占有统治性地位。然而随着串行链路速率不断提高,随之而来的抖动等因素对高速SerDes成品率构成极大威胁。本文首先对SerDes的结构进行介绍,然后对高速SerDes中信号抖动进行定性分析,最后提出了几种重要的SerDes测试方法,对高速Serdes的测试具有一定参考价值。     

基于划分策略和填充曲线的抖动模式研究

抖动处理是计算机图形学和图像处理中的一项关键技术,抖动算法的好坏直接关系互图像打印质量的优劣,针对利用评价函数生成较大抖动模式比较困难的问题,提出了划分初始模式的方法,并渐进生成较大抖动模式,针对模式抖动中出现的边界赝象,引入填充曲线机制加以消除,实验表明,采用以上方法得到的结果比较令人满意。     

纸币机械式测厚系统运动过程试验研究

目前银行使用的高端点验钞机配备机械式纸币测厚系统,银行需通过该系统将厚度异常的纸币清分出来,特别是在纸币前端黏贴有胶带的纸币。针对机械式纸币测厚系统在走钞过程中由于弹片的抖动无法检测到纸币前端黏贴有胶带的问题,设计了一个抖动检测试验平台,并分别利用高速相机及电涡流传感器检测走钞过程中在冲击初始阶段测厚系统的弹片的弹跳。首先以测厚系统为样本搭建一个抖动检测试验平台模仿纸币在点验钞机中的走钞状态,然后利用高速相机拍摄测厚系统在走钞过程中的运动状态并通过描绘拍摄照片特征点得到测厚系统在走钞过程中的抖动轨迹,再利用安装在抖动试验平台的电涡流传感器检测走钞过程中测厚系统的抖动轨迹,最后结合弹簧质量系统进行理论分析。试验结果表明,能通过高速相机及电涡流传感器在抖动试验平台上清晰检测到走钞过程中冲击初始阶段测厚系统的弹片产生位移较大且维持时间占纸币过钞时间10%的弹跳。该研究结果可为改进设计提供依据及检测手段,为类似应用提供借鉴。     

DVI接口的TMDS链路通讯中抖动问题研究

DVI接口的数据传输信号频率已接近微波波段,在如此高速串行数据通讯中会表现出典型的抖动效应。DVI接口电路设计中抖动是DVI接口的TMDS链路通讯的最为关心的问题之一,本文从TMDS连路结构及时钟同步与数据恢复两个方面对链路的抖动问题进行研究,并给出一些解决方案。     

ATE测试中抖动对高性能ADC测试结果的影响与分析

主要针对高速ADC测试技术进行研究,其时钟信号及输入模拟信号均需要输入非常"干净"即抖动很小的信号,从理论上分析了不同的时钟抖动在不同速率下对ADC测试结果的影响。实际使用ATE针对一款12位、105 MS/s高性能ADC进行测试,分别采用两种不同时钟抖动条件的模块提供时钟信号和输入模拟信号,对比两种情况下测得的ADC动态参数如SNR、SINAD、SFDR等测试结果,SNR测试结果在不同的频点约有2~5 d B的差异,验证了信号抖动对ADC测试结果带来了不可忽视的影响。     

基于多中继散射组网的时钟恢复方案

由于目前存在的准同步时钟恢复方案不能够满足多中继散射通信的抖动指标,所以提出一种在多中继的散射信道中的低抖动时钟恢复方案。该方案由一个数字锁相环和一个模拟锁相环共同实现,即双环提取方案。数字锁相环主要是利用定时误差恢复出一个存在抖动的时钟,再由模拟锁相环对恢复出的抖动时钟进一步提纯。传统时钟恢复方案的误差为输入码率下的一比特时长,该新型方案将提高误差精度,从而大大降低在多中继传输中的时钟抖动,这将是散射通信组网的关键技术。     

基于往返延迟抖动区分丢包的TCPW改进

针对TCP Westwood(TCPW)在高误码率无线网络环境下不能区分无线丢包和拥塞丢包的问题,提出了一种基于往返延迟抖动区分丢包的TCPW改进协议,称之为TCPWBJ。它根据测得的往返延迟抖动划分拥塞等级,区分无线丢包和拥塞丢包,并根据拥塞等级进行相应的拥塞控制。仿真结果表明,TCPW BJ算法在高误码率无线网络中,显著提高了带宽利用率和吞吐量,并保持良好的公平性与友好性。     

基于时钟相位补偿的同步触发信号产生技术

触发信号时间抖动和延时调节分辨率是同步系统的重要参数,提出一种同步触发信号产生技术,通过测量基准触发信号与系统时钟信号间的相位差,对系统时钟相位进行补偿,减小同步触发信号与基准触发信号间的时间抖动,同时利用计数器结合可编程数字延时方案,提高同步触发信号延时调节分辨率,实现了20通道的同步触发信号输出。实验结果表明,输出的同步触发信号与输入的基准触发信号的时间抖动峰峰值小于500ps,延时调节分辨率达到250ps,满足需要精密时序控制的系统对同步触发信号的要求。     

一种改进的时钟定时抖动估计方法

研究了时钟相位噪声与时钟定时抖动的转化问题,时钟相位噪声是对时钟源噪声频谱的频域表示,而时钟定时抖动是对时钟周期精度的时域度量;针对目前已有的由时钟相位噪声估计时钟定时抖动的快速积分方法的不准确问题,分析了误差产生的原因,提出了一种改进的由时钟相位噪声估计时钟定时抖动的快速积分方法,并推导出一组由时钟相位噪声估计时钟定时抖动的快速积分公式;最后,通过一个数据采集实验,验证了所提出的新方法的正确性与可靠性。     

2GHz的超高速数据采集系统设计与实现

针对合成孔径雷达对超高速率效据采集系统的需要,研制了一款采样率高达2GHz的数据采集系统。该系统采用了片同步技术实现了采样后高速数字信号的可靠锁存,采用高精度的时钟管理芯片和设计合理的时钟路径对时钟抖动做了严格控制。测试结果表明该系统在2GHz采样率时有效位数大于6比特,实现了在高速采样的同时达到较高分辨率的要求。     

Calculation of timing and amplitude jitter in a dispersion-managed Korteweg–de Vries system

Propagation of weakly nonlinear long waves in a periodically inhomogeneous medium is considered in the framework of the variable-coefficients Korteweg–de Vries equation. Explicit formulas with which to compute timing and amplitude jitter caused by nonlinear interactions between adjacent solitary waves in a random data sequence are obtained. The results show that the timing jitter depends on the quadratic growth of the propagation distance, whereas the amplitude jitter exhibits a simple linear dependence in the considered periodically varying dispersion-managed Korteweg–de Vries system. By contrast, both timing and amplitude jitter are found to be in the form of a linear growth to distance in a transmission system with strong periodic dispersion management.     

基于FPGA的多功能电缆测试仪

本文介绍了电缆测试仪的测量方法,并提出了一种使用FPGA实现误码测试及衰减测试的设计及实现方法。该设计可通过FPGA内建的异步串行接口向主控计算机传递误码信息,也可以通过数码管实时显示一段时间内的误码率,在系统设计中,采用DDS技术产生高精度的正弦信号,将该信号通过真有效值（RMS）芯片转换为直流电平,再将该信号通过AD转换芯片转换为数字信号。本文还介绍了该系统的构成和工作流程,然后重点分析了关键技术的实现：误码测试衰减测试m序列等。该测量仪在试验测量中获得了较高的测量高度,能满足实际工程的应用要求。     

基于数据转换跟踪环的时钟抖动测试算法

提出基于数据转换跟踪环的光通信时钟抖动的测试算法。根据抖动测试模型推导得到等效基带相位模型,给出抖动测试误差幅度的表达式,说明抖动测试幅度与环路滤波器增益、抖动源幅度和抖动源频率有关。FPGA定点仿真表明,抖动测试误差幅度的仿真与理论结果一致。该算法为光通信中的抖动测试提供了一个简单、精确的方法。     

MMSE自适应检测器的CDMA系统性能分析

文章主要分析了最小均方误差 (MMSE)自适应检测器应用于CDMA系统的性能 ,建立了系统信号模型 ,给出了计算误码率的公式。并且将MMSE自适应检测器的性能与最佳单用户检测性能进行了比较 ,得出了MMSE自适应检测器性能要优于最佳单用户检测的结论。最后给出了仿真结果