基于单片机和CPLD的数字相位测量仪设计

介绍了数字式低频相位测量仪的组成、工作原理,提出了一种基于单片机和可编程逻辑器件的低频数字相位测量仪的设计方案。系统以AT89C52单片机小系统及Altera公司的EPM7128SLC84—15CPLD为核心,对频率为20Hz到20kHz的正弦波信号实现精确测频、测相,并用以8279为核心的键盘显示电路给以显示。还对测周误差进行了改进分析。该设计将单片机和高速可编程逻辑器件有机连接在一起,其有处理速度快、稳定性高,误差较小的优点。     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期.本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点.     

CPLD低频数字相位测量仪的设计

介绍了一种基于复杂的可编程逻辑器件(CPLD)和高速单片机STC89C58的低频数字相位测量仪.该测量仪包括数字移相信号发生器和相位测量仪2部分,分别完成移相信号的发生、频率与相位差的预置、数字显示、信号的移相以及移相后信号相位差和频率的测量与相识等功能.其中数字式移相信号发生器可以产生预置频率的差值;相位测量仪可以测量和显示相位信号的频率、相位差.     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期。本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点。     

DDS信号源中的测频电路设计

介绍了一种基于直接数字频率合成(DDS)器、CPLD和单片机技术的高分辨率、高稳定度的DDS信号源,并详细设计了DDS信号源中基于CPLD、单片机的频率测量电路。此测频电路克服传统以单片机为核心的测频系统测频速度慢,不能满足高速、高精度的问题,能真正实现高速、宽范围测频,是DDS信号源中的重要组成部分。     

基于MSP430F413的低频相位测量仪

本文介绍了一种基于MSP430F413单片机的低频相位测量仪设计.被测信号经整形电路输入到MSP430F413单片机定时器A的TA1、TA2输入端,利用定时器A捕获功能测量两同频信号的频率、相位差,测量结果送显示器LCM12864显示.测频范围10Hz～1kHz.     

一种高性价比等精度数字频率计方案设计

在讨论等精度频率测量原理基础上,结合单片机定时器硬件资源,提出一种基于小规模CPLD（ATF1504AS）和单片机（STC89C52RC）的等精度数字频率计方案,包括实际电路图、VerilogHDL硬件语言设计的CPLD方案、MCU关键程序代码、程序流程图和实际测试结果。实现了从mHz到MHz频率的宽范围、高精度测量。     

利用PC104和CPLD实现多普勒频率的测量

在某相位编码毫米波雷达系统中，由于对目标速度测量精度的要求很高，因此目标多普勒频率测量电路的设计也具有比较重要的地位。文章提出了利用PC104和CPLD，采用多周期同步测频方法实现目标多普勒频率的测量。相比传统的测频法和测周法，多周期同步测频法可以实现整个测量频段的等精度测量。实际应用表明，该设计具有精度高，可靠、稳定等优点。     

基于CPLD的虚拟相位测量

介绍利用CPLD实现快速、同步计算的虚拟相位测量方法,讲述系统的原理与结构,给出CPLD的模块设计。     

核磁共振测场仪的计量显示部分

测场仪利用核磁共振(NMR)原理,使用边缘振荡器法对磁场进行测量.计量显示部分以CPLD芯片EPM7128SLC84-6和单片机OM4368BN为核心部件,使用Verilog HDL和C语言设计频率计,测频范围为1MHz～100MHz.通过对共振点处边缘振荡器的振荡频率进行测量,由单片机根据拉莫进动公式计算出磁感应强度,送液晶显示器输出.设计中引入了自动量程转换,减少人工干预程度.