扩充扩展内存和上部内存的管理原理与使用方法

本文清晰地阐明了上部内存、扩充内存和扩展内存等概念，并通过对ＸＭＳ，ＥＭＳ和ＶＣＰＩ等规范以及ＥＭＭ３８６．ＥＸＥ等内存管理器的分析。介绍了在高版本ＤＯＳ上，上述几种内存的管理原理和使用方法。     

微型计算机内存的使用与扩展

IBM-PC微型计算机在MS-DOS环境下内存的使用,较详细讨论了内存的各种扩展原理和实现方法,以及如何突破1M常规内存的限制。     

扩展内存和扩充内存的比较及使用

内存是微机最重要的资源之一,PC及其兼容机有1M的寻址能力,其中640K供一般用户程序使用。但是随着软件的发展,这些内存已经越来越难以满足软件的需要,80286及其后续系列的出现,给予了PC机越来越大的寻址能力,如80286的寻址能力是16M,但DOS不能对它进行直接管理,使得普通用户不能直接使用1M以上的内存,这就导致了扩展内存(Expanded Memory)管理规范EMS和扩充内     

浅谈计算机内部环境的使用

如何合理地分配有限的内存空间一直是广大计算机用户热切关注的问题。本文将就这一方面谈谈计算机内部环境的使用。     

关于有效利用内存的研究

论述了ＰＣ机内存的分类、特点和如何有效地利用它们以节省常规内存，重点阐明了用户编程时应如何利用扩充内存。     

系统内存的监控与优化

内存的分配与管理是操作系统资源管理的重要任务之一。进入Windows时代,操作系统开始从内存分配与调度者的单一身份转变为内存的分配与消费者多重角色。 DOS时代4兆,8兆内存可以供操作系统,应用程序相安无事,另外再加上一个占用数兆内存的硬盘Cache程序有效地减少读写硬盘次数,提高系统运行效率。在Windows95出现以后,操作系统与应用软件争夺消耗内存资源的矛盾日益突出,迫使用户不得不升级内存。但是,无论用户购买使用何种档次的计算机,还是能够看到计算机在频繁地读写硬盘、交换文件,而且系统崩溃,程序异常中止,死机等故障频频发生,在这些故障中,有相当比例的问题是由于内存资源减少到临界值而引发的。内存监控与优化工具,试图通过对内存资源的监测,统计分析出系统当前所需内存资源,回收整理操作系统散失的内存碎片,动态地进行内存分配,从而避免因为可用内存消耗殆尽而引发的各种故障。     

A Survey of Non-Volatile Main Memory Technologies: State-of-the-Arts,Practices, and Future Directions

Non-Volatile Main Memories(NVMMs)have recently emerged as a promising technology for future memory systems.Generally,NVMMs have many desirable properties such as high density,byte-addressability,non-volatility,low cost,and energy efficiency,at the expense of high write latency,high write power consumption,and limited write endurance.NVMMs have become a competitive alternative of Dynamic Random Access Memory(DRAM),and will fundamentally change the landscape of memory systems.They bring many research opportunities as well as challenges on system archi-tectural designs,memory management in operating systems(OSes),and programming models for hybrid memory systems.In this article,we first revisit the landscape of emerging NVMM technologies,and then survey the state-of-the-art studies of NVMM technologies.We classify those studies with a taxonomy according to different dimensions such as memory ar-chitectures,data persistence,performance improvement,energy saving,and wear leveling.Second,to demonstrate the best practices in building NVMM systems,we introduce our recent work of hybrid memory system designs from the dimensions of architectures,systems,and applications.At last,we present our vision of future research directions of NVMMs and shed some light on design challenges and opportunities.     

存储器在数字通信中的应用及发展趋势

论述了FIFO存储器在光电数／模转换装置中的应用,以及存储器发展趋势。存储器是用来存储程序和数据的部件,对于计算机来说,有了存储器,才有记忆功能,才能保证正常工作。双端口FIFO存储器,可以让两个系统的CPU同时访问,一个写,一个读,访问数据顺序是先进先出。使双机系统同时工作,提高了系统计算速度。存储器是CPU与CPU、CPU与其他设备沟通的桥梁。     

基于WINCE系统软件开发的内存研究

WINCE系统内存配置较小,嵌入式软件如果出现内存泄露问题,将会导致系统的可用内存不足,甚至出现系统崩溃。为此针对WINCE操作系统内存的管理和应用,通过引入一个在实时更新动态图的过程中出现内存泄露的案例,阐述了关于内存管理和内存应用的重要知识点,包括内存模型和内存分配方式,分析了在该案例中出现内存泄露的原因,提出了与案例中出现的内存泄露相似问题的解决方法,并针对一般情况下如何防止内存泄露作了简单介绍,最后详细阐述了案例中为了优化内存所做的工作,对编程者有很好的指导作用。     

一种适用嵌入式系统的自适应动态内存管理方案

实时性、可靠性、高效性的要求,使得许多嵌入式应用使用自己的内存管理方案。任何内存碎片的产生无疑都是对大块内存频繁分割造成的,适当减少对大块内存的分割,就会减少内存碎片的产生,但在减少分割内存块的同时又如何才能满足系统对内存的需求呢?文中在对当今最常用的两种内存分配算法分析的基础上提出一种新的适用于嵌入式系统的内存管理算法——自适应动态内存分配算法,重点就如何减少内存碎片,提高内存利用率,提出了新的构想与实现。望其成为嵌入式系统中内存管理算法的模板。     

抗电路板级物理攻击的操作系统防御技术研究

计算设备处理和存储日益增多的敏感信息,如口令和指纹信息等,对安全性提出更高要求.物理攻击技术的发展催生了一种通过攻击电路板级硬件组件来获取操作系统机密信息的攻击方法：电路板级物理攻击.该类攻击具有工具简单、成本低、易流程化等特点,极容易被攻击者利用形成黑色产业,是操作系统面临的新安全威胁和挑战.在处理器上扩展内存加密引擎可抵抗该类攻击,但是目前大部分计算设备并未配备该硬件安全机制.学术界和产业界提出软件方式抗电路板级物理攻击的操作系统防御技术,该类技术已成为近年来的研究热点.深入分析了该类技术的研究进展,总结其技术优势和不足,并探讨其发展趋势.首先,介绍了电路板级物理攻击的定义、威胁模型、现实攻击实例.之后,介绍软件方式抗电路板级物理攻击的操作系统防御技术所依赖的一些基础技术.然后,对该类防御技术的研究进展按照保护范围进行分类总结和归纳.最后,分析了该类防御技术的优势与不足,给出工程实现建议,并探讨该类防御技术未来的研究趋势.     

Performance of One''s Complement Caches

On-chip caches to reduce average memory access latency are commonplace in today's commercial microprocessors. These on-chip caches generally have low associativity and small cache sizes. Cache line conflicts are the main source of cache misses, which are critical for overall system performance. This paper introduces an innovative design for on-chip data caches of microprocessors, called one's complement cache. While binary complement numbers have been successfully used in designing arithmetic units, to the best of our knowledge, no one has ever considered using such complement numbers in cache memory designs. This paper will show that such complement numbers help greatly in reducing cache misses in a data cache, thereby improving data cache performance. By parallel computation of cache addresses and memory addresses, the new design does not increase the critical hit time of cache accesses. Cache misses caused by line interference are reduced by evenly distributing data items referenced by program loops across all sets in a cache. Even distribution of data in the cache is achieved by making the number of sets in the cache a prime or an odd number, so that the chance of related data being mapped to a same set is small. Trace-driven simulations are used to evaluate the performance of the new design. Performance results on benchmarks show that the new design improves cache performance significantly with negligible additional hardware cost.     

内存体系划分技术的研究与发展

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点.为深入研究该问题,详述将“页着色(pagecoloring)”内存划分技术应用于整个内存体系(包括Cache、内存通道以及内存DRAM Bank),进而消除了并行多道程序在共享内存体系上的访存干扰的一系列先进方法.从DRAM Bank、Channel与Cache以及非易失性内存(non-volatile memory, NVM)等内存体系中介质为切入点,层次分明地展开论述:首先,详述将页着色应用于多道程序在DRAM Bank与通道的划分,消除多道程序间的访存冲突;随后是将页着色应用于在内存体系中Cache和DRAM的“垂直”协同划分,可同时消除多级内存介质上的访存干扰;最后是将页着色应用于包含NVM的混合内存体系,以提高程序运行效率和系统整体效能.实验结果表明,所提内存划分方法提高了系统整体性能(平均5%-15%)、服务质量(QoS),并有效地降低了系统能耗.通过梳理...     

针对嵌入式多媒体系统的外存页面重映射

介绍一种基于硬件的、可编程的外存页面重映射机制,它可以明显地改善性能,并且由于减少了外存总线的访问而降低了功耗。另外还提出了一种把应用数据与指令存储器映射到外存页面的高效算法,使用图着色技术来支配页面映射程序,目标是通过把冲突页面重映射到不同的存储体来避免页面缺失。     

基于虚通道的SDRAM访存调度器研究

随着半导体工艺水平的进步,CPU与存储器的速度差距越来越大,存储器带宽已成为计算机系统的关键资源。根据目前广泛使用的SDRAM存储器多体并行存储的结构特点,提出了一种基于虚通道的访存调度器和最小等待时间-读请求优先调度策略,避免了访存请求之间的数据相关性,加快了访存请求的调度,提高了存储器带宽的利用率。     

Software transactional memories for Scala

Transactional memory is an alternative to locks for handling concurrency in multi-threaded environments. Instead of providing critical regions that only one thread can enter at a time, transactional memory records sufficient information to detect and correct for conflicts if they occur. This paper surveys the range of options for implementing software transactional memory in Scala. Where possible, we provide references to implementations that instantiate each technique. As part of this survey, we document for the first time several techniques developed in the implementation of Manchester University Transactions for Scala. We order the implementation techniques on a scale moving from the least to the most invasive in terms of modifications to the compilation and runtime environment. This shows that, while the less invasive options are easier to implement and more common, they are more verbose and invasive in the codes using them, often requiring changes to the syntax and program structure throughout the code.