基于FPGA的PCI总线接口设计

论文介绍一种使用PCI宏核逻辑进行高效PCI接口设计的方法。该方法将PCI接口逻辑和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期,提高了系统集成度和性能。文章重点介绍了PCI接口逻辑的结构原理,分析了时序设计的要点,并给出了一种典型应用的软硬件设计方案和仿真结果。     

基于FPGA的PCI总线接口设计

本文介绍一种基于FPGA的PCI总线接口设计方法。该方法将PCI总线接口和PCI用户逻辑集成于一片FPGA中，并对整个逻辑进行仿真，使PCI总线接口与PCI用户逻辑结合得相当紧密，提高了系统的集成度和可移植性。文章结合ALTERA公司提供的64位TARGET接口宏核pci—t64的工作原理和结构，给出了一总线接口设计实例。     

基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用

介绍一种使用MEGACORE IP核逻辑进行的高效的PCI接口设计方法.该方法可将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试.重点叙述了ALTERA公司提供的64位MASTER、TARGET接口IP核PCI_mt64的原理和结构,以及基于此IP核在网络隔离系统内外网之间实现高速数据通讯应用.     

基于FPGA的PCI-64接口设计

该文介绍一种简捷高效的PCI接口设计方法:使用PCI兆核(MegaCore)逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里,便于仿真和调试,大大缩短了电子工程师的开发周期,减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑,特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项,最后应用于我们的系统--1Gbps64位PCI以太网卡接收器中。     

基于FPGA的PCI-64接口设计

该文介绍一种简捷高效的PCI接口设计方法：使用PCI兆核（Megacore）逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里，便于仿真和调试，大大缩短了电子工程师的开发周期，减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑，特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项，最后应用于我们的系统——1Gbps64位PCI以太网卡接收器中。     

基于FPGA的PCI从接口设计

介绍一种使用PCIMegaCore在FPGA上实现PCI从接口的方法,该方法可以将PCI接口逻辑和用P逻辑集成在一片FPGA上,实现紧凑的系统设计。重点介绍Altera公司提供的PCI_t32 MegaCore的内部结构和外围信号,分析了PCI总线交易时序,给出使用有限状态机设计本地控制逻辑的方法,并进行了时序仿真,最后使用PCI接口调试软件PCItree对所设计的PCI板卡进行了性能验证。时序仿真和实验的结果表明所设计的PCI从接口符合PCI总线3．0规范。     

基于FPGA的PCI接口在高速绘图机上的应用

介绍了一种带FPGA的PCI接口的应用及设计方法。叙述了Quick PCI系列中的32位Target接口芯片QLS030的原理及结构，分析了目标写时序，提出了基于QLS030的高速绘图机上PCI接口卡的设计方案。本设计将PCI接口和PCI用户逻辑集成在一片芯片里，可以对整个逻辑进行仿真测试，缩短了开发周期，提高了系统的集成度和性能。     

基于WISHBONE总线的双向PCI高速传输接口设计

针对目前设计的PCI卡存在传输速度慢、复杂度高和购买PCI核价格昂贵的问题,提出了一种基于WISHBONE总线的PCI接口双向传输设计的新方案。系统采用开源的WISHBONE总线的PCI接口的IP核,设计了基于Xilinx Aritx-7系列FPGA芯片的PCI接口卡,该卡兼容5 V和3.3 V电平;采用DMA(直接内存存取)方式进行高速数据传输。实验表明,设计的PCI接口运行在主模式时,数据传输速率可达65×32 Mb/s,传输速率明显提升,且数据传输准确稳定,达到了设计目的,为高速PCI接口设计提供了一种新的思路。     

基于FPGA的PCI接口设计

介绍一种使用PCI硬核逻辑进行简单高效的PCI接口设计方法。该方法是在已固化PCI硬核逻辑的FPGA中，设计PCI用户逻辑。重点叙述了QL5030中PCI硬核逻辑的原理和结构，分析了时序设计要点。给出了设计实例和注意事项。     

基于IP核的PCI总线接口设计与实现

一种在计算机工业测控系统中应用FPGA和软IP核实现PCI总线接口的方法。重点介绍了本地总线读写状态机的设计,3.3VFPGA兼容PCI2.2、5V规范的电气设计及其时序和布线问题,并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明,该结构的PCI接口测控系统工作稳定可靠。