专用同步串行通信接口电路的FPGA实现

提出了一种专用同步串行通信接口电路的FPGA实现方法,具体描述了各个功能模块的设计,恰当地运用了双口RAM、CRC校验、状态机、脉冲检测等操作,最后给出了本接口电路在集成开发软件Quartusll5.0下的仿真结果.该电路充分利用FPGA的资源,提高了设计的灵活性和稳定性,简化了电路,有利于整个系统性能的完善.     

异步收发通信端口(UART)的FPGA实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART的方法？首先阐述了UART异步串行通信原理．然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，以及用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解，使之适应自顶向下（Top—Down）的设计方法。最后给出功能仿真结果。验证了整个设计的正确性和可靠性．     

基于FPGA的UART控制器的设计和实现

文章介绍了一种在现场可编程门阵列(FPGA)上实现UART的方法。UART的波特率可设置调整,工作状态可读取。系统结构进行了模块化分解,使之适应自顶向下(Top-Down)的设计方法。核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,大幅度提高了设计效率。最后给出功能仿真结果,验证了整个设计的正确性和可靠性。     

基于FPGA的UART控制器的设计和实现

文章介绍了一种在现场可编程门阵列(FPGA)上实现UART的方法.UART的波特率可设置调整,工作状态可读取.系统结构进行了模块化分解,使之适应自顶向下(TopDown)的设计方法.核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,大幅度提高了设计效率.最后给出功能仿真结果,验证了整个设计的正确性和可靠性.     

异步FIFO的FPGA实现

本文提出了一种用FPGA芯片实现异步FIFO的方案，重点强调了异步FIFO握手信号FULL、EMPTY的设计，并用VHDL语言给以实现。     

基于FPGA的陀螺LTU设计与实现

通过对陀螺LTU进行功能划分，分析了基于VHDL的各个模块的实现，仿真和试验验证了设计的正确性。以单片FPGA代替80C31和外围逻辑芯片，作为进一步ASIC设计的基础。     

用VHDL设计专用串行通信芯片

一种专用串行同步通信芯片(该芯片内部结构和操作方式以INS8250为参考)的VHDL设计及CPLD实现,着重介绍了用VHDL及CPLD设计专用通信芯片的开发流程、实现难点及应注意的问题。     

一种节能型可升级异步FIFO的FPGA实现

提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复,实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核,基于此结构易建立可升级的IP核。     

基于FPGA的视频图像处理器的串行通信设计

提出了一种在FPGA上实现视频图像处理器分系统与系统之间的数据串行通信设计方法,采用UART串行数据传输协议,传输波特率可设置调整,采用视频场同步信号作为发送器发送控制信号,实现视频图像处理的实时性要求。串口采用双口RAM实现与视频图像处理部分的异步通信。设计中大量采用参数化设计,使用灵活、通用性强,可实现FPGA与一般串口通信系统通信。设计程序下载到FPGA芯片中,通信数据完全正确,电路工作稳定、可靠。     

基于PCI总线的测控卡的设计

介绍了一种基于PCI总线的测控板卡的设计,使用PCI9054实现总线控制,利用FPGA实现测控板卡的发送逻辑、接收逻辑和数据缓冲功能,并采用了乒乓FIFO;最后给出了用WinDriver编写设备驱动程序的方法。     

基于FPGA的异步FIFO设计

在现代集成电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题．而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件．文中介绍了一种基于FPGA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。     

基于FPGA的异步FIFO设计与实现

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。     

基于FPGA的异步FIFO设计

在现代集成电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很重要的问题,而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件,文中介绍了一种基于FP-GA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。     

基于FPGA的UART扩展总线设计和应用

现在嵌入式系统的功能越来越集合化,需要控制大量外设.外设模块普遍采用UART作为通信接口,但是通常处理器都会自带一个UART串口.实际应用中一个串口往往不够用,需要对系统进行扩展.本文所介绍的就是以FPGA为实现方式的UART扩展总线设备的逻辑设计以及相关的驱动程序的设计.     

通用异步串行通信电路的VHDL设计与实现

本文分析了异步串行通信的帧格式。利用VHDL设计出异步串行通信电路，并通过计算机仿真和实验证明了设计的正确性。     

基于FPGA的UART电路设计与仿真

文章介绍了一种采基于FPGA实现UART电路的方法,并对系统结构进行了模块化分解以适应自顶向下的设计方法。采用有限状态机对接收器模块和发送器模块进行了设计,所有功能的实现全部采用VHDL进行描述,并在Modelsim环境下进行了仿真,结果表明了该设计的正确性和可靠性。     

异步采样率转换的FPGA实现

异步采样率转换是连接设备对采样数据独立处理的基础,设备接口之间采用异步采样率转换可有效去除连接设备之间时钟同步锁定的要求.本文先对采样信号特征进行分析,详细讨论了异步采样率转换的相关原理,给出误差分析.文中指出全数字高性能设计实现的两个难点:精确的相位与巨大的系数存储量,并针对这两个问题提出相应解决方法:数字锁相环与系数多项式插值.文章在分析传统多项式插值的基础上,根据CIC低通滤波特性,提出一种新的多项式系数插值生成方法,仿真结果表明,三次多项式插值在不增加运算量的情况下镜像抑制比提高16 dB左右.最后给出基于FPGA的异步采样率转换实现.