可重构体系结构和特征及应用

文章介绍了可重构体系结构的概念、特征和应用。着重介绍了可重构体系结构的分类及其适用领域,可重构计算系统的总体结构特征和可重构处理单元RPU的结构特征,对基于FPGA的可重构系统和其他可重构系统进行了比较,并总结了当前可重构体系结构的优点以及存在的问题。     

可重构计算硬件平台的改进设计

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷,提出一种改进设计。基于支持二维重构区域的Virtex-4现场可编程门阵列(FPGA)芯片,使重构模块放置更灵活、芯片面积利用率更高,通过将单片FPGA和外设集成在一块印刷电路板上,使系统的结构更紧凑,利用FPGA内嵌微处理器减轻通信和访存开销。调试结果表明,改进平台灵活性较高、功能和可扩展性更强。     

基于FPGA的可重构系统的应用

基于FPGA的可重构系统的出现,引发了计算和数字逻辑样式的变革。作为逻辑仿真系统,它的仿真速度比软件仿真要快数个量级;作为用户计算机,它在多种类型的应用实现中获得高效率的系统性能;作为多模式系统,它节省了硬件开支,并提供了真正意义上的通用硬件。     

一种可重构计算系统设计与实现

可重构计算系统是一种新的实现计算系统的方法,它补充了原有通用处理器和专用硬件计算系统的不足,既具有在制造后的可编程性,又能提供较高的计算性能和计算密度。在简单介绍可重构计算系统体系结构的基础上,通过一个嵌入式实时控制系统实例,给出了可重构计算系统的一种实现方法。     

FPGA及动态可重构技术在软件无线电中的应用

介绍了将现场可编程门阵列(FPGA)专用硬件处理器集成到软件通信体系结构(SCA)中的机制,实现了动态部分可重构技术在软件无线电(SDR)硬件平台中的应用,有效地缩短系统开发周期,提高了硬件资源的利用率.     

可重构计算系统的研究与应用

可重构计算系统既具有在制造后的可编程性．又能提供较高的计算性能和计算密度。对可重构计算系统的基本概念以及系统构成概要介绍的基础上,通过一个实例给出了可重构计算系统的一种快速实现方法,与具有相同功能的其他系统相比．这种系统更灵活和高效。     

FPGA芯片内部可重构配置系统设计

设计了可以配置单个逻辑阵列的FPGA芯片内部配置系统结构,提出了可重构配置的电路结构。在现有FPGA芯片结构的基础上,设计了可以根据实际需要有针对性地调整配置操作的系统以及相关的通信协议,使得调试开发过程中的操作时间尽可能缩短。     

面向可重构计算系统的模块映射算法

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。     

可重构网络系统的模型及体系结构

当前信息网络正面临着各种新挑战,具有较强动态适应能力的可重构网络系统正成为人们关注的焦点.本文提出一种网络系统重构的框架模型和可重构网络系统中的主动重构策略,并在此基础上建立了分面立体型的可重构网络系统的体系结构.该体系结构融合了网络主动防御和灾难恢复的关键技术,设置了独立的控制管理面,具有更好的可控、可管和适应性,能够为网络系统的重构提供基础的、体系结构级的支持.     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。     

可重构计算的硬件结构

首先讨论了可重构计算的基本含义及特点，指出它的实质是突破了通用微处理仅时间维可变，ASIC空间维可变的限制，实现时间、空间两维可编程。其次，系统地综述了基于FPGA的可重构计算硬件结构的基本技术，重点讨论了逻辑单远的粒度及单元间互连的路由问题，最后给出了基于可重构计算的几个典型体系结构框架。     

The AMIDAR Class of Reconfigurable Processors

In this contribution we present a novel general model for adaptive processors. We describe its basic principle of operation and introduce several formal characterizations. The adaptive operations that are possible with this model are thoroughly discussed. The model allows runtime variations of the type and number of functional units as well as variations of the communication structure. We introduce simple heuristics to achieve adaptivity of the architecture. Experimental results show that a processor implementing this model can adapt its architecture to the requirements of diverse applications.     

一个可变拓扑的多单片机系统的设计

用可变拓扑互连结构来实现多机间的互连，是计算机多机通讯研究的一个重要方向。本文给出了一个采用现场可编程技术实现的多单片系统的体系结构的设计和实现。它将四片ＭＣＳ－５１系列单片机通过全互连的拓扑结构连接起来，以ＰＣ３８６／４８６为主机，构成一个主从分布式控制的多机系统。该系统还在Ｘｉｌｉｎｘ ＸＡＣＴ的Ｃ
ＣＡＤ工具上进行了模拟验证，并得到ＦＰＧＡ（现场可编程门阵列）实现。     

基于Impulse—C的可重构编程技术研究

可重构计算的研究使用高度灵活的计算结构进行高性能计算。近年来采用FPGA器件来创建可重计算平台的研究大量出现。基于高级语言的FPGA编程技术可以让软件工程师摆脱硬件的干扰,致力于算法的实现。Impulse C语言工具集就是一种对软硬件划分和软硬件过程协同设计的相对简单的、基于C语言的方法,它与高效的基于FPGA的硬件编译器相结合,形成了一种完整的混合处理器和FPGA实现的方法。这些工具极大地简化了可重构部件的设计过程,但是在高效性和电路优化等方面跟手工设计仍有差距。     

一种改进的分组密码可重构处理结构设计①

应用于密码运算的粗粒度可重构处理结构,以其高性能和较好的灵活性而受到广泛研究。在密码可重构处理结构中,结构合理的配置电路对于提高整个电路的配置速度,加速密码运算非常重要,因此在已有的一种分组密码可重构处理结构的基础上对其配置电路进行改进。从而可以大大提高结构规整的分组密码算法的配置速度。     

支持动态可重构片上系统的高效通信模型

针对片上网络通信延迟大、不能有效支持动态可重构等问题,提出一种新的片上通信模型GNLB。该模型在网络通信的基础上引入局部通信的思想,采用网络DMA通信机制,并利用网络接口对通信的控制,实现对动态可重构的控制。实验结果表明,基于GNLB构架的系统比基于总线和Mesh结构的系统在性能上分别提升了25％和14％,在硬件资源消耗上分别节省了15．87％和30．15％。     

可重构专用微处理器设计方法的分析

可重构计算技术在上世纪末到本世纪初成为计算机体系结构中的一个热门的研究领域.研制可重构微处理器体系结构也是今后微处理器体系结构研究的重要发展方向之一.本文首先对可重构技术进行了简要的介绍.在此基础上,从可重构粒度、范围和时机三个方面对可重构微处理器的设计方法做了分析.最后,文章提出了一种基于＂标准基本单元-可配置通路＂的设计思路.     

一种基于传输触发体系结构的可重构Hash函数处理器：TTAH

Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明：与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。