基于FPGA的I2C总线接口设计

本文简述了I2C总线的工作原理,重点介绍了在FPGA上实现I2C总线接口的结构设计和Verilog HDL代码设计,并给出了仿真结果.     

I2C总线串行数据接口的Verilog实现

本文介绍了I2C总线规范,并根据该规范对I2C进行模块化设计,用Verilog HDL语言对每个模块进行具体描述,并通过模块之问的调用,基本实现了I2C的主机从机的发送和接收功能.     

用Verilog HDL实现I2C总线功能

简述了I2C总线的特点;介绍了开发FPGA时I2C总线模块的设计思路;给出并解释了用VerilogHDL实现部分I2C总线功能的程序,以及I2C总线主从模式下的仿真时序图。     

基于FPGA的多路I2C总线设计与实现

介绍了一种基于FPGA的多路I2C总线设计与实现.主要包括系统处理器、局部总线、FPGA逻辑模块、负载设备几部分,实现了从处理器局部总线到I2C协议的转换及其多路扩展,使系统具有多个I2C总线通道,且每一路I2C总线上能挂载多个不同的主设备或从设备.该系统中各路I2C总线相互独立工作,没有干扰和影响.     

基于FPGA的PCI总线目标接口IP核的设计

在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率.基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术.从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计.仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标.     

基于FPGA的I2C读写控制器的设计与实现

本文简单介绍了I2C总线协议的数据传输时序,设计了一种基于FPGA的I2C读写控制器,可以对不同的从器件进行读写操作。根据给出的设计的系统框图,重点分析了核心模块的设计思想以及状态转换过程,最后通过硬件电路和仿真波形,验证了控制器的功能。     

I2C总线通信接口的CPLD实现

介绍采用ALTERA公司的可编程器件,实现I2C总线的通信接口的基本原理;给出部分VHDL语言描述.该通信接口与专用的接口芯片相比,具有使用灵活,系统配置方便的特点.     

浅谈I2C总线接口电路的设计

I2C总线实际上已经成为一个国际标准,在超过100种不同的IC上实现而且得到超过50家公司的许可。首先介绍了I2C总线协议,其中包括I2C总线的概念,术语,特征及其应用,简单介绍了I2C总线接口电路在设计时需要满足的要求和电路结构。     

基于FPGA的遗传算法实现

针对基于软件实现的遗传算法在求解问题的规模与复杂性不断扩大时,往往会速度慢、效率低下的缺点,提出了一种基于现场可编程门阵列的实现方法,并利用测试函数对算法的实现进行效果验证。实际效果显示,这种硬件实现方法,不仅结构简单,而且有效地减少了运算时间、提高了运行效率,为遗传算法能在一些实时、高速的场合得到应用提供了依据。     

基于FPGA的ISA总线接口逻辑设计

虽然各种新式总线相继出现,但ISA总线在工业领域应用相当普遍,本文提出用Verilog HDL语言写FPGA(可编程逻辑门阵列)逻辑来实现ISA总线的接口设计,可以大大减化硬件电路设计复杂的缺点,灵活简单。将设计的接口逻辑用于超声波探伤卡的ISA接口中得以验证。     

一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

基于FPGA的1553 B总线远程终端的设计与实现

为了降低1553B 节点的成本和提高应用开发的灵活性,设计并实现一种基于现场可编辑逻辑器件（FPGA）的1553B总线的远程终端系统。首先根据1553B总线协议和远程终端在整个总线中的功能进行了模块的划分,然后用Verilog HDL硬件描述语言对各个功能模块进行了实现,并使用Modelsim-altera 软件对各个模块的功能进行了仿真。最后通过quartus 13.0生成下载文件,下载至板卡上进行测试,结果显示1553B总线远程终端满足项目要求的各项性能指标。     

插值前置的仿射变换FPGA实现方法

目前实时视频的仿射变换FPGA实现方法主要基于反向映射原理。该方法在缓存一帧图像后采用四邻域像素的双线性插值得到仿射图像,但是四邻域像素的存储器读写需要FPGA提供四倍于原始图像流的传输带宽,导致FPGA无法同时兼顾存储资源消耗与数据吞吐率。针对该问题,提出了一种插值前置的仿射变换FPGA实现方法,该方法采用四角点映射方式将双线性插值计算提前到存储器缓存原始图像之前,避免双线性插值直接读写存储器所导致的数据带宽倍增问题。实验结果表明,与基于反向映射的仿射变换FPGA实现方法相比,该方法在保证高数据吞吐率的同时,降低了存储资源的消耗。     

基于FPGA的小型机器人无线通信系统

针对单处理器系统控制的无线通信系统在小型足球机器人比赛中存在丢包现象和实时性差等弊端,提出一种FPGA并行控制无线模块的解决方案,实现全双工通信。包括数据的无线发射、接收以及分包处理等模块,采用有限状态机设计发射、接收部分时序,结果证明该方案实现灵活、稳定性高、实时性好。     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

基于以太网传输的图像处理系统设计及FPGA实现

为了保存经过采集和处理后的图像,并且确保传输图像的实时性和高效性,设计了一种远距离、高效率传输存储系统,该系统的FPGA主控芯片是Altera公司研发的Cyclone IV E系列,通过以太网中的UDP协议实现图像数据的传输。首先,通过摄像头OV5640进行图像数据的采集;其次,把采集到的数据进行图像预处理;然后,把处理后的图像通过SDRAM进行缓存;最后,通过网线利用UDP传输协议传输到上位机上进行保存。该方法适用于数据传输量大、传输距离远以及传输效率高等要求,并且能够实时的保存处理后的图像数据,为后续的处理奠定了基础。     

基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。     

基于FPGA的压砖机PLC加密控制系统

为使压砖机制造企业的合法利益免受严重侵害,该文在分析原控制系统的基础上,提出基于FPGA的具有加密功能的PLC控制系统,在通信电缆和PLC之间引入了加密板,采用VHDL语言为平台,开发了以有限状态机为内核的底层系统。经工业现场应用,验证了该控制系统的稳定性、可靠性和安全性。