共查询到20条相似文献,搜索用时 218 毫秒
1.
王江 《单片机与嵌入式系统应用》2011,11(2):72-75
引言SPI-4.2总线(System Packet Interface,系统间数据包接口)是一种速度高达10 Gb/s的芯片间互连总线,主要应用于ATM信元传输、POS(Packet Over SONET/SDH,基于SONET/SDH的包传输)和10 Gb/s以太网等高端 相似文献
2.
3.
文章介绍了一种支持CPRIV4.2的高速光纤接口测试系统的设计方案与实现。该系统以FPGA及多核CPU为核心器件,实现光纤接口高速率数据收发的测试,可以支持CPRIV4.2从速率等级1到速率等级7所有速率。详细描述了系统的主体设计框架,并给出了主要测试应用实例。 相似文献
4.
5.
6.
7.
8.
本文结合目前电网中精准切负荷系统的通信需求,给出一种基于FPGA的STM-1接口装置设计方案.本方案以ZYNQ平台为基础,采用PL侧FPGA控制STM-1接口 PHY芯片进行串并转换,充分利用FPGA内部可编程逻辑进行编解码设计和数据并行处理,提高了 STM-1接口报文的解析和组帧效率,且实现简单.本文给出装置经过实际测试和验证,运行稳定可靠,已开始在精准切负荷系统中推广应用. 相似文献
9.
高速数字电路是工程设计的一个难点和重点;FPGA和EDA工具提供了实现高速数字电路的资源和技术,把高速数字电路设计与FPGA技术相结合,依靠FPGA芯片和EDA工具所提供的功能来设计高速数字电路,将大大简化高速数字电路的设计难度和工程时间;在FPGA实现高速数字电路的过程中经常遇到的3个问题:时钟偏移、同步器的亚稳态性,以及高速传输接口的处理;在深入理解亚稳态,时钟偏移的产生机理和充分利用FPGA和EDA软件的基础上,可以比较快速地解决以上问题. 相似文献
10.
11.
面向EEPROM应用的SPI主控制器设计与实现 总被引:1,自引:0,他引:1
串行同步总线SPI提供了微处理器和其他外设之间的接口标准。但许多微处理器或微控制器中没有SPI接口,造成了数据通信的不便,解决的办法是将SPI核集成到芯片中。鉴于此,在研究SPI总线协议的基础上,以外设EEPROM初始化外围部件互连总线PCI中的配置寄存器为例,介绍了集成在芯片中的SPI主控制器访问外设EEPROM的具体过程,给出了设计逻辑框图和各个模块的实现及电路综合情况。在modelsim中完成功能仿真,并进行FPGA验证,结果正确,达到了设计的预期目的。 相似文献
12.
针对集散控制系统的工作特点和要求,充分考虑和融合了FPGA和DSP芯片的资源和特点,介绍了一种通过PCI接口扩展多路RS-422串口的数据采集卡实现方法,详细介绍了工作原理和硬件实现. 相似文献
13.
为了在现有C6000系列DSP芯片上扩展多路SPI外围设备,提出了一种基于FPGA和EMIF接口的多路SPI控制器系统方案。该方案采用C6000系列DSP上的EMIF接口与FPGA进行数据交互,扩展出多路SPI控制器。在FPGA上实现了接口模块、寄存器读写模块以及多路通用SPI模块。在ModelSim环境下对所设计的SPI控制器进行了仿真实验,仿真结果表明SPI控制器可以进行全双工通信。随之,在DSP-FPGA集成计算机上进行了实物测试,扩展的SPI控制器外接具有SPI接口的CAN控制器芯片MCP2515,通过扩展的SPI控制器控制MCP2515的数据收发,测试结果显示DSP可以通过MCP2515与其它CAN设备进行通信,扩展的SPI控制器工作正常。 相似文献
14.
随着物联网技术的发展,硬件间的相互通信速度要求越来越快。文中给出了采用Verilog HDL语言以有限状态机的形式,在FPGA中实现对带寄存器寻址的SPI接口控制的方法;同时介绍了通过SPI接口的结构和工作原理,提出了所设计的SPI接口要求,并通过Modelsim SE 6.5仿真软件进行了仿真实验,得到了符合设计要求的仿真波形,且在FPGA开发板上得到了正确验证,证明该设计可应用于带寄存器寻址的SPI接口配置。 相似文献
15.
Nios Ⅱ是Altera公司的第二代FPGA嵌入式处理器,和其挂接的外围接口相当于一个完整的SOPC系统,AD9517-1ABCPZ是一款时钟芯片,需通过SPI接口配置,让其先于系统的其他部分工作,为系统其它芯片提供时钟。针对SPI接口的实现,目前有很多方法,基于Nios II实现,具有简单灵活、开发周期短、成本低和系统维护方便等优点,可应用于许多中、低速系统设计。实现主要包括硬件设计和软件设计,硬件设计包括基于Nios II的SOPC系统的搭建,SPI-MASTER接口FPGA程序设计;软件设计包括SPI读写函数设计,AD9517-1ABCPZ寄存器配置函数设计。 相似文献
16.
为满足数据快速、稳定的传输,同时简化硬件设计,增强设计的灵活性,本文提出了一种利用A RM自身带有的GPMC总线作为ARM与FPGA数据传输的接口方案,并详细介绍了GPMC接口原理及FPGA内部GPMC接口时序的实现.首先,FPGA内部要实现ARM处理器的GPMC接口的读写时序,从而完成ARM与FPGA的通信.其次,FPGA完成对高速信号的采集以及存储,当存储到一定量时,FPGA中断ARM处理器进行数据的读取.仿真结果表明,与以往接口相比,该接口能完成高速信号的稳定传输. 相似文献
17.
一种基于FPGA的可配置SPI Master接口设计实现 总被引:3,自引:1,他引:2
介绍一种基于FPGA的SPI Master Interface设计。依据SPI同步串行接口的通信协议,设计一个可配置的、高度灵活的SPI Master模块,以满足正常、异常及强度测试要求。利用Verilog语言实现SPI接口的设计原理和编程思想。 相似文献
18.
19.
20.
CC2530的分布式无线数据采集系统设计 总被引:1,自引:0,他引:1
基于TI公司的第二代SoC芯片CC2530和FPGA,构建了多信道的无线传感器网络实时采集系统.采用延迟测量时间同步机制DMTS和TDMA保证了网络的时间同步及数据的可靠传输;利用FPGA实现的多路并行独立SPI接口控制各个基站,通过USB接口与外部连接来采集数据.经实际验证,该系统可以准确、实时地将监测信息上传至控制... 相似文献