基于PC104分幅相机电控系统设计

介绍了用于X射线分幅相机的智能控制系统,实现分幅管选通所需选通和变相管所需各压。通过上、下位机的软件设计和微带线时间间隔的设计实现系统的智能控制。系统采用PC/104板卡和ADC/DAC隔离型采集卡,共同控制高压电源向分幅管输出选通所需的脉冲电压,对PC/104的并行口进行控制实现微带线同步时间间隔。同时,描述了可靠性设计。     

Maxim推出高度集成的双通道数字脉冲发生器

Maxim推出双通道、高压数字脉冲发生器MAX4810／MAX4811／MAX4812。器件能够独立配置为从低压逻辑输入向高压系统提供单极性或双极性脉冲信号。每通道的3个逻辑输入以及2个独立的使能输入确保输出MOSFET可靠关断,以加快信号变化速度并大大缩短脉冲模式之间的延时。为提高图像质量,该系列脉冲发生器采用创新的有源钳位架构,降低了2次谐波输出,并允许完全控制每个驱动器的输出级。     

基于FPGA的快速脉冲数据采集及处理系统设计

为了提高脉冲信号多参数提取的准确性,从而更精确地表征细胞多种物理和生化特性,设计了基于FPGA的快速脉冲数据采集与处理系统;首先,采用对时间窗口和幅值同时设定阈值的方法,有效避免了噪声对有效脉冲识别的影响;其次,采用FPGA实现数据采集、快速数字滤波、以及脉冲峰值、面积和脉宽3个参数的提取,并利用FPGA作为外部主控制器实现对USB芯片CY7C68013A内部FIFO的控制,实现脉冲数据的高速处理、传输;最后,对系统的可行性及准确性进行了实验;实验结果表明,本系统能够对脉冲信号进行有效实时识别和高准确度的参数提取,同时USB的数据传输速度可达29.8Mb/s,满足系统数据传输的实时性要求.     

惯导输出模拟器设计

针对惯导组件产品测试中多种信号的输出,设计一种基于FPGA惯导组件输出模拟系统;以FPGA芯片为核心,在Quartus II软件开发平台上使用Verilog语言进行编程然后生成原理图,设计DDS(direct digital synthesizer)信号发生器来输出48路脉冲信号,实现对4个惯导组件输出的48路脉冲信号模拟;在FPGA中采用Verilog硬件描述语言编写8串口发送代码生成原理图,实现对8个惯导组件输出8路串口数据的模拟;通过人机交互界面的按键和液晶对脉冲输出和串口发送的参数进行调节,实现脉冲输出和串口发送的设定;利用DDS技术设计48路脉冲较其他方法精度更高,利用FPGA的并行运算特点实现8路串口数据的并行发送;设计降低了各种测试信号连接时的复杂度,提高了测试信号的稳定度和惯导组件标定的效率。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于FPGA+PWM的多路信号发生器设计

基于运放的信号发生器精度低且稳定性和可调节性差,而基于DDS的信号发生器则成本高、电路复杂。为此提出了基于FPGA+PWM的多路信号发生器设计方法。该方法硬件上无需DAC与多路模拟开关,由FPGA产生调制输出波形信号所需的PWM脉冲波,经二阶低通滤波和放大电路后即可得到所需波形信号。实验证明,该多路信号发生器幅值分辨率高,频率精度高,且具有良好的直流性能,各通道可独立产生三角波、锯齿波、正弦波、方波且输出稳定。且其成本低,设计灵活,可扩展性强,可应用于各种场合。     

一种遥测系统中信号源的设计

在遥测系统中,信号源能否完全模拟测试系统所需信号是保证整个系统高可靠性的核心;设计以FPGA为控制芯片,通过PCI总线实现与上位机的通信,结合硬件和软件的综合设计完成了模拟信号、时间指令信号及可变频脉冲信号的稳定输出。经长期实验表明:模拟信号输出稳定,输出误差±30mV,脉冲信号可按照要求准确输出不同频率、固定个数的脉冲,且系统数据传输速率可达到40 Mbps。     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

基于FPGA的科学级CCD相机时序发生器的设计

简述了科学级CCD相机中CCD成像单元的时序发生器的功能:产生TDI-CCD、视频处理器和图像数据输出所需的各种时钟脉冲信号,在CCD成像单元工作中起着时间上同步协调的作用。该科学级CCD相机采用DALSA公司的IL-E2型TDI-CCD作为传感器,在分析IL-E2型TDI-CCD器件驱动时序关系的基础上,设计了科学级CCD相机时序发生器。选用FPGA作为硬件设计平台,使用VHDL语言对时序发生器进行硬件描述,采用EDA软件对所设计的时序发生器进行仿真,针对XILINX公司的可编程器件XC2VP20-FF1152进行适配。结果表明:系统的集成度、抗干扰能力提高了,实现了科学级CCD相机工作时的可靠性、稳定性,以及低功耗,同时也使设计与调试周期缩短至小时量级。     

基于CPLD和DS1020的多道数字延迟脉冲发生器

讨论了一种可用于飞行时间质谱仪(TOF)的小型多通道时序系统,研制一种新型高精度的可编程数字延迟/脉冲发生器。采用单片机(MCU)作为微控制器,通过可编程逻辑器件(CPLD)和可编程数字延迟线(DS1020)产生所需脉冲,介绍了高速数字系统中的定时误差问题。该装置可同时输出7路脉冲,延迟分辨率最低可达0.15 ns,脉冲宽度分辨率为10 ns,可以采用外同步触发方式完成多台设备级联控制。