高效能FPGA毛刺PUF设计与实现

物理不可克隆函数(PUF)因其特有的唯一性和不可克隆性,在诸多硬件安全领域有广泛应用前景.针对仲裁器PUF和环形振荡器PUF硬件资源消耗大的弱点,在毛刺PUF设计架构基础上,充分利用FPGA中双路选择器转换时延和片(Slice)间配置开关矩阵特性,提出一种高资源利用率的毛刺PUF电路设计方法.根据可编程逻辑块(CLB)所含的不同类型Slice分别设计相应的布局布线方案,通过改变双路选择器的输入状态和调整开关矩阵中路径分配的策略控制到达双路选择器的时延差,确保产生的"毛刺"信号具有PUF特性.该方法不仅将单位CLB输出响应最高提升至2比特,还可以做到芯片Slice资源100%利用率.实验结果表明,利用Xilinx公司Virtex-5芯片实现128比特输出,在保持原有的较高唯一性(49.61%)的前提下,错误率降至2.51%;较原有毛刺PUF设计在稳定性、芯片兼容性和硬件资源使用率方面都有显著提升.     

非确定性仲裁型物理不可克隆函数设计

物理不可克隆函数(physical unclonable function,PUF)在信息安全领域的应用日益广泛.然而,仲裁型PUF作为一种典型的强PUF,因逻辑确定而易被建模攻击破解;弱PUF虽然对建模攻击免疫,但无法提供较多激励响应对.为解决此问题,提出了一种非确定性仲裁型PUF,通过结合仲裁型PUF和弱PUF,使非确定性仲裁型PUF的部分布尔逻辑关系取决于弱PUF的不确定性输出,以提高该PUF的逻辑不确定性,进而提高了其抗建模攻击能力.同时,在FPGA上的实验也表明,所提设计具有较高的随机性(50.6%)和稳定性(94.5%).     

一种基于线性反馈移位寄存器的轻量级强PUF 设计

物理不可克隆函数(PUF),是一种新型硬件安全原语,可以用FPGA 和ASIC 实现, 避免芯片被过度制造和非法克隆。PUF 可以用于安全密钥生成和芯片认证,强PUF 是其中一种 重要的分类,强PUF 具有极大的CRP 空间,适用于设备实体的安全认证。经典的以仲裁器PUF 为代表的强PUF 设计面积开销大,唯一性不够理想,难以在一些资源集约的场景,如嵌入式系 统和物联网(IoT)设备中应用。为了减小硬件开销,提出了一种新型轻量级强PUF 设计,该设计 利用线性反馈移位寄存器对弱PUF 的输出响应进行混淆以获得大量的输出响应,结构简单,易 于实现。在28 nm 的FPGA 上实现并评估了该PUF 设计。实验结果表明,该PUF 的随机性为 49.8%,唯一性为50.25%,硬件开销很小。     

可调可重构的环形振荡器物理不可克隆函数

针对环形振荡器物理不可克隆函数均匀性与独特性不够理想的问题,提出一种可调可重构的环形振荡器物理不可克隆函数设计.该设计包含可重构环形振荡器模块、整合器模块和裁决器模块.可重构环形振荡器模块由多个独立且具有相同设计的可重构环形振荡器-计数器组构成,芯片各部分的工艺偏差由计数器的数值反映;整合器模块通过将多个计数器数值进行排序并依次作差,以减弱芯片固有时延对物理不可克隆函数均匀性与独特性的不良影响;裁决器模块经预先设计阈值后,对整合器模块产生的差值进行裁决,产生最终响应.在Xilinx Zynq-7000 Soc ZC702 FPGA实现上述可调可重构的环形振荡器物理不可克隆函数,实验结果表明,均匀性的平均值为49.36%,独特性的平均值为47.07%,均趋于50%的理想值,取得了令人满意的效果.     

基于FPGA的晶闸管过零触发调功电路设计

本文针对传统的用模拟电路方法设计晶闸管过零触发脉冲电路的缺点,采用FPGA为核心.设计了一个8级功率可调的晶闸管过零触发电路,该电路包括三部分:过零脉冲产生;控制信号产生;负载触发脉冲产生.三相同步方波信号输入该电路后,将产生6路脉冲个数可调的过零触发信号,从而实现对负载功率的调节.文章采用Ouarts Ⅱ平台仿真,VHDL语言实现编程,电路简单实用,可靠性高.     

改进的仲裁器PUF设计与分析

介绍Daihyun等设计的仲裁器物理不可克隆函数(PUF)方案,指出其不足之处。在此基础上提出一种改进方案,设计并分析基于 D触发器的仲裁器PUF,在FPGA平台上实现并测试该方案的性能。实验结果表明,改进方案在输出的0, 1平衡性方面优于Daihyun的PUF方案。     

改进的仲裁器PUF设计与分析

介绍Daihyun等设计的仲裁器物理不可克隆函数(PUF)方案,指出其不足之处。在此基础上提出一种改进方案,设计并分析基于 D触发器的仲裁器PUF,在FPGA平台上实现并测试该方案的性能。实验结果表明,改进方案在输出的0, 1平衡性方面优于Daihyun的PUF方案。     

一种改进的电阻层析硬件系统设计

针对目前电阻层析成像(ERT)系统激励产生和数据采集较复杂的问题,实现了一种改进的单电极激励ERT硬件系统。采用微控器控制DAC芯片产生脉冲电压信号驱动精密电压/电流转换电路产生双极性脉冲电流激励,同时控制ADC芯片完成数据同步采集。该方法简化了激励信号的产生,不需要数据同步采集的控制模块,具有电流激励可调的特点。实验结果表明,改进的16电极ERT系统在简化设计的同时可实现208帧/秒的数据采集速度,满足实际应用要求。     

机载面板I/O系列电路模块测试系统硬件设计

介绍了一种由PXI主机系统作为测试平行的机载面板I/O系列电路模块测试系统的硬件设计;整个测试系统采用了自顶向下的设计方法,主控计算机选用PXI主机系统完成对测试模块的控制;PXI主机系统通过专门设计的适配器模块完成对被测电路模块的信号激励及响应回采,从而实现整个测试系统的功能;测试系统的激励及响应信号包括离散量、模拟量、TTL信号以及串行通信信号等,该测试系统已在工程中得到良好应用,实验证明其工作稳定,性能良好.     

自动纠错CRO PUF密钥生成方案

针对射频识别(Radio Frequency Identification,RFID)安全问题中的加密技术,设计了自动纠错CRO PUF密钥生成方案。该方案将数字通信系统中重复码的纠错思想应用到可配置环形振荡器物理不可克隆函数(Configurable Ring-oscillator Physical Unclonable Function,CRO PUF)结构中,对相邻CRO的最终振荡频率进差行分运算得到3位输出响应值,然后对输出响应值进行纠错处理,得到一位自动纠错CRO PUF输出信息,从而实现CRO PUF电路自动纠错;利用模糊提取器中注册阶段和重构阶段的纠错码编解码技术的纠错特性来纠正复现输出信息向量存在的比特跳变误差,然后使用Hash模块对纠错后的PUF复现输出信息向量进行数据加密以生成密钥。基于Linux系统,利用Cadence virtuoso中specture环境下的TSMCO 0.18 um,1.8 V CMOS0工艺库对自动纠错CRO PUF电路进行Monte Carlo模拟仿真,使用MATLAB对PUF电路复现输出信息向量进行模糊提取器处理。由仿真实验数据可得,自动纠错CRO PUF电路在电源电压影响下的最高、最低可靠性分别为98.96%和92.71%;在温度影响下的最高、最低可靠性分别为99.10%和93.75%。实验结果表明,相对于CRO PUF电路,自动纠错CRO PUF的可靠性与均匀性有了明显提高;从整体情况看,自动纠错CRO PUF与CRO PUF电路的唯一性没有一方处于明显的优势或劣势,但对两组数据进行方差计算和比较后发现,自动纠错CRO PUF的唯一性与标准值50%之间有着更好的逼近效果。经模糊提取器处理后的PUF复现输出响应向量的可靠性进一步提高,且高达99.8%,其受环境因素干扰非常小,可直接用作密钥。     

轻量级可配置强物理不可克隆函数设计

为了解决物理不可克隆函数(PUF)结构简单、容易遭受建模攻击等问题,提出一种基于动态线性反馈移位寄存器(LFSR)的强PUF抗攻击混淆设计.首先使用一个固定结构的LFSR作为伪随机数发生器,为混淆逻辑提供随机选择信号;然后使用一个内置多个反馈多项式的动态LFSR作为混淆逻辑,对输入激励进行混淆;最后将混淆后的激励输入内嵌PUF电路,使攻击者无法获取内嵌PUF的真实激励,从而提高PUF的抗建模攻击能力.用Python和FPGA进行了仿真和数据收集,在收集到数据集上的实验表明,所提设计具有接近理想值的均匀性(49.8％)和唯一性(49.9％),保持了与经典强PUF相同的可靠性.该设计结构简单,硬件开销较低,能够抵抗多种主流机器学习和深度学习算法的建模攻击.     

自调整附加权动态仲裁算法

基于总线的SoC存在多模块对总线的抢占问题,仲裁机制可解决抢占引起的冲突和竞争,提高系统性能,为此提出一种自调整附加权动态仲裁算法.首先在每轮仲裁开始时预先判断工作环境,针对不同工作环境改进请求信号,判定工作重点是快速响应或复杂目的带宽分配;然后结合RR仲裁算法和FP仲裁算法的优势完成仲裁.在NINP模型下,采用65 nm CMOS工艺的Xilinx Virtex5进行验证的结果表明,与传统的仲裁算法相比,文中算法具有更好的带宽分配功能,避免了"饥饿"和"独占"现象,总线利用率提高了11.3%~56.3%;该算法逻辑简单,容易实现,能满足多种环境下基于总线的SoC应用.     

基于STM32与FPGA的导波激励源设计

基于STM32和FPGA设计了一种专门用来进行超声导波管道无损检测的信号发生器.该激励源由STM32、FPGA、D/A转换电路以及低通滤波电路组成.基于DDS基本原理,阐述了超声导波专用DDS模块设计方法,并给出了STM32与FPGA的接口电路、D/A转换电路及滤波电路的设计方法.其中STM32为整个系统控制核心,主要负责送频率控制字,FPGA主要为了产生DDS波形.FPGA输出的数字信号经D/A转换及低通滤波后即可得所需激励信号.实验结果表明输出的信号噪声小、精度较高、频率可调,能方便地用于管道超声导波检测.     

基于FPGA的新型强弱混合型PUF电路设计

物理不可克隆函数（PUF,physically unclonable function）通过提取芯片制造过程中无法避免引入的工艺偏差,可产生具有随机性、唯一性和防篡改特性的特征密钥。通过对 PUF 电路结构和工作原理的研究,提出一种基于现场可编程门阵列（FPGA,field-programmable gate array）的新型强弱混合型 PUF （SWPUF,strong and weak PUF）电路设计方案。该PUF可根据激励的汉明重量(HW,hamming weight)灵活地配置为强PUF和弱PUF两种拓扑结构,解决强/弱PUF分立实现的局限性。此外,利用异或去相关技术进一步优化输出密钥的统计特性。所提PUF采用Xilinx Artix-7 FPGA（28 nm工艺）实现,利用Matlab结合MicroBlaze微控制器构建内建自测试平台（self-built test platform）。实验结果表明,该PUF具有良好的随机性（96.98%）、唯一性（99.64%）和可靠性（常温常压下96.6%）。逻辑回归分析进一步显示,在HW较小的情况下所提SWPUF比传统的Arbiter-PUF具有更好的抗攻击能力,可广泛应用于信息安全领域,如密钥存储（针对弱PUF）和设备认证（针对强PUF）。     

基于纠错码模糊提取器的SRAM-PUF设计方法

物理不可克隆函数(Physical Unclonable Function,PUF)是新型的硬件安全技术,利用芯片的“物理指纹”特征实现密钥生成和身份认证等不同功能。提出了一种基于纠错码技术的模糊提取器,用于提高SRAM类PUF的鲁棒性。模糊提取器工作分为生成阶段和重构阶段,生成阶段利用BCH编码产生与PUF响应相关的辅助数据,重构过程利用辅助数据和BCH码的纠错功能重建PUF的稳定响应输出。模糊提取器在ATSAMV70J19处理器上进行实验,在不同的工作温度条件下, 其一致性指标可达到99.9%,验证了该方法的有效性。     

基于RO电路变化PUF的FPGA实现

现代密码协议规定只有授权参与者才可以获得密钥和访问信息的权限。然而,通过侵入系统泄露密码的方法层出不穷,给现代信息安全造成严重的威胁。对此问题,PUF不可克隆的优点,为信息安全提供了进一步的保障。例如:RO PUF、Arbiter PUF、SRAM PUF。通过把物理信息集成到电路设计从而实现PUF的设计,与现有RO PUF相比,PISO移位寄存器的运用减少了更多的硬件资源。由4位激励能够产生16位随机响应,大大增加了激励响应对的数目,而且通过FPGA测得内部汉明距离是符合要求的。     

一种新型的程控多频雾化电路设计方案

针对传统雾化电路中驱动信号频率不易调整、电路调试困难等问题,设计了一种由程序控制的多频率、多电路的新型雾化电路。电路采用STM32为主控制器,通过基于AD9833编程的频率合成器生成频率可调的外接驱动信号,驱动MOS管的开关功能来控制外接信号的输入,激励振荡器振荡。利用采样反馈电路寻找最佳谐振频率,从而提高雾化电路的稳定性,实现了频率的实时调整,精简了电路结构,降低了调试难度。     

考虑输入占空比和随机性的M-IVC缓解电路老化

针对现有多输入向量控制(M-IVC)缓解负偏置温度不稳定性(NBTI)引起的电路老化的方法仅考虑到输入信号占空比约束的问题,提出一种同时优化输入信号占空比和随机性的M-IVC方法.首先采用遗传算法求解出电路的最优输入占空比;然后在最优占空比约束下产生具有随机性的各输入信号波形;最后构成多输入控制向量,依次应用到待机模式下电路的输入.采用相同的晶体管工艺模型和ISCAS85基准电路的实验结果表明,与现有M-IVC方法相比,文中方法能更好地缓解电路NBTI老化;可降低电路平均老化时延增量,分别达到45.9%和32.7%;而且随着电路待机时间的增加,该方法的抗老化效果变得越好.     

一种无熵泄露的模糊提取器改进结构

物理不可克隆函数(PUF)模块由于响应的不稳定性无法直接应用于密钥生成,而模糊提取器的处理方法由于辅助数据的公开会带来熵泄露的安全隐患。针对模糊提取器的熵泄露问题,提出了一种改进的模糊提取器结构,通过加入人工噪声通道使得修正后的PUF响应无偏置,实现无熵泄露的效果,且不会增加资源受限的设备在重现阶段的执行步骤。在偏置p_b=0. 54、错误率e=0. 10的SRAM PUF应用背景下,所需SRAM PUF大小和密钥生成成功率相比其他方法有一定改善。     

基于BST-PUF模型的轻量型认证与会话密钥交换协议

为解决现有PUF密钥交换协议存在的纠错机制复杂、辅助数据过大而导致的高开销问题,利用新提出的比特自检PUF电路（BST-PUF）设计了一种轻量型认证与密钥交换协议,在含有PUF的密码设备与服务器之间进行安全认证并建立共享会话密钥。协议能实现双向认证与可靠的密钥交换,抵抗篡改攻击、中间人攻击、DoS攻击、物理探测攻击与建模攻击等各种攻击技术。协议采用BST-PUF电路和鲁棒响应提取器来生成可靠的响应,取代传统PUF和纠错码组合,将可靠性标志F作为辅助数据用来恢复密钥,大幅降低纠错复杂性,减少辅助数据长度并提升PUF利用率。