并行DSP处理器上JPEG算法的实现研究

ＪＰＥＧ算法由于效率高和实用性强获得了广泛的应用;而并行处理器ＤＳＰ具有高效的并行处理能力,因而适合于图象的实时处理。提出了在ＴＩ的并行处理器ＤＳＰ－Ｃ８０上并行和快速实现ＪＰＥＧ算法的方法,实现了高速实时图象压缩。     

DSP处理器在电力系统应用中的算法实现

ＤＳＰ处理器在电力系统中的应用比较晚。针对电力系统中数据采集和处理的实际特点,介绍了如何应用ＤＳＰ处理器峄各类数据的测量和处理,并给出了相应的算法实现。     

基于多态并行处理器的生物计算并行实现

针对传统的生物计算中DNA序列保守序列的识别（模体识别）和最长公共子序列计算需要较大的数据量、计算量,以及功耗大等问题,文中提出了两种基于PAAG多态并行处理器的并行算法,该并行处理器能够支持数据、线程、指令多种并行。通过编程在PAAG多态并行处理的处理单元（ PE）上开发了相应的串行和并行程序,将计算的不同过程分派到不同的处理单元（ PE）上进行处理,实现了不同粒度算法的并行。实验结果表明,文中提出的并行算法使模体识别和最长公共子序列的计算效率得到明显提高。     

多重滑窗算法在DSP上的并行实现

滑窗算法作为一种遍历性的算法，其实时运算效率是一个重要的指标。本文介绍了用于雷达目标解模糊处理的滑窗算法，研究了在两片TMS320C5402芯片上并行实现多重滑窗算法的方案。在某 PD雷达系统的目标解模糊处理的应用中，充分利用了DSP的HPI接口，设计实现了方位、距离、速度三重滑窗算法。本文还介绍了硬件方案和软件流程以及一些提高运算效率的措施，取得了好的实用结果。     

多核处理器上的并行联机分析处理算法研究

近年来,计算机硬件技术获得了很大发展,尤其是大内存和多核,但算法效率并没有随着硬件技术的发展而提高,根本原因是没有充分利用CPU缓存以及单线程程序设计的局限性。在联机分析处理领域,数据方体计算是一个重要而又耗时的操作,因此如何提高数据方体的计算效率是该领域的一个研究难点。探讨了基于多核CPU特征的并行立方体算法,提出了MT-Multi-Way(multi-threading multi-way)和MT-BUC(multi-threading bottom-up computation)算法。该算法通过有效的数据划分和多线程协作,避免了Cache竞争,并确保了负载均衡,获得了近似线性加速比。以上述算法为基础,提出了处理立方体算法的多核框架,包括数据划分策略及递归算法的多核处理,指导立方体算法的并行化。     

数字信号处理器在电力谐波分析中的应用

电力网谐波分析测量是电能质量分析和改善的一个重要环节,在此主要介绍了将DSP技术应用到电力网谐波分析中的一种装置,该装置充分发挥了DSP芯片处理速度快的优势,满足了实时性的要求,实现了高性价比、高精度、高可靠性的谐波测量。     

自适应滤波语音增强算法改进及其DSP实现

为提高强噪声环境下语音信号的信噪比,增强语音通信的质量,以DSP为平台,构建一个基于自适应滤波技术的单通道语音增强系统。该系统以TMS320F2812为核心,结合其多通道缓冲串口(McBSP)与扩展音频接口芯片TLV320AIC23实现了语音信号的高速采集及输出;同时,利用箕舌线函数更新自适应滤波步长因子并引入解相关运算进行语音降噪处理,有效改善了传统算法适应性差,收敛速度慢,稳态误差大等问题。实验结果表明该算法降噪性能好,能明显提高语音清晰度,且系统稳定性强。     

基于小波分析的涡街信号去噪算法在DSP中的实现

以数字信号处理器(DSP)为开发平台,将小波变换应用于涡街流量计,采用小波阈值去噪对涡街流量计信号进行处理,并提出了一种改进的小波阈值选取方法.实验结果表明该算法对涡街信号提取和噪声去除效果良好,可扩大量程范围,提高涡街流量计的测量精度.而且,DSP的应用又保证了实时性.     

容错处理器阵列的并行重构及VHDL实现

网格连接的处理器阵列是一种应用广泛的高性能体系结构,而容错处理器阵列的重构技术是近年来的研究热点之一.现有的研究多数集中在串行重构算法上,忽视了该结构重构时内在的可并行性.本文根据阵列结构的特点设计了一种基于VHDL语言的重构算法,该算法从第一行的各个无故障处理器单元同时向下选路,具有潜在的并行性,.实验结果表明,与现有的串行算法相比,本文提出的并行算法同样能够生成最大规模的目标阵列并且当物理阵列大小为48×48,本文提出的并行算法加速重构将近20倍.     

在MOTOROLA 568XX系列DSP上运行μC/OS-Ⅱ

介绍如何在MOTOROLA 56800系列DSP型单片机上移植和运行嵌入式实时操作系统μC/OS-Ⅱ。