大围长结构化LDPC码线性编码器设计

校验矩阵拥有大围长对于改善LDPC码的性能有着重要的意义.结构化是提高码实用性的关键.提出一种基于列差搜索算法(Column-Difference Search Algorithm)和步进边增长算法(Progressive Edge Growth Algorithm,PEG)的准循环LDPC码构造方法,可以设计任意围长和码率的QC-LDPC码(称为CP-LDPC码).利用该码校验矩阵的近似下三角特性,推导出递推编码方法,使得该码编码复杂度与码长成线性关系.仿真结果表明,CP-LDPC码在BER性能上与随机码以及同属QC-LDPC码的Tanner码和Array码相比有明显提高,优于随机码、Tanner码和Array码1.35dB～3.95dB.     

码率自由且低误码平台QC-LDPC码的设计

为了提高无线通信系统的纠错能力,本文提出了一种可硬件实现的准循环低密度奇偶校验码的设计方法。这种方法通过改进密度进化算法得到任意码率的好的度分布对,然后采用改进后的PEG算法得到校验母矩阵,接着在置换序列填充校验母矩阵的过程中施加增大围长和ACE约束,使最后得到的QC-LDPC码不仅具有码率自由的优点,并且它的误码平台低。仿真结果表明采用本方法设计的QC-LDPC码与IEEE802.16e中对应码率的QC-LDPC码相比性能更好。     

高性能准循环低密度奇偶校验码的构造

提出了一种高性能QC-LDPC码的构造模式,通过扩展码长较短的LDPC码得到码长比较长的QC-LDPC码。仿真结果表明,该构造模式具有线性编码复杂度,编码性能和随机构造的LDPC码相当。     

天基物联多码率QC-LDPC码构造方法研究

针对天基物联场景中的小数据传输进行多码率QC-LDPC码研究,结合5G标准中LDPC码校验矩阵的设计方法与DVB-S2X标准中不同码率条件下编码长度不变的特性,探索适用于卫星通信中针对短码在固定编码长度条件下实现多码率QC-LDPC码的设计方案,并进行仿真验证;其中,校验矩阵是通过基于代数法的QC-LDPC码的叠加构造方法进行设计,结合缩短与扩展操作来构造具有固定编码长度且能实现多码率的循环移位矩阵,该矩阵同时保持了5G LDPC编码标准中的类Raptor结构;最后通过所设计方案与IEEE802.11n标准进行误比特率仿真对比,根据仿真结果显示,所设计方案与IEEE802.11n标准性能相差较小,且误比特率能到10-7,达到了预期的效果。     

基于PEG算法的准循环LDPC码的编码构造方法

为了将渐进添边(Progressive edge-growth,PEG)算法应用于准循环低密度校验码(Low density paritycheck codes,LDPC codes)的构造,本文从最小化环长和减少短环周期的角度,提出一种新颖的准循环LDPC码的编码构造方法.利用该方法构造出一个码率为1/2的LDPC码,并通过计算机仿真得到其误帧率曲线,其性能优于3GPP中相同码长码率的Turbo码.该LDPC码不仅性能优异,而且编译码方法简单、复杂度低,能够节省存储空间,适用于未来移动通信以及深空通信.     

基于差集的低密度校验码的构造

组合设计是构造好的低密度校验码的潜在有力工具,提出了利用差集来构造准循环低密度校验码（QC-LDPC）的新方法。该方法构造的QC-LDPC码,最小环长至少为6,码率的选择也具有很大的灵活性。由于其准循环结构,可以用简单线性移位寄存器完成编码。计算机仿真结果表明该方法构造的QC-LDPC码,在加性高斯白噪声信道中BPSK调制下用和积迭代译码性能很好。     

高性能准循环低密度奇偶校验码在导航信号中的应用

全球定位系统(GPS)在其现代化计划中选择低密度奇偶校验(LDPC)码作为其将来的L1C电文的信道编码方案,能够获得优异的译码性能,但复杂度也相对提高,所采用随机LDPC码的编码器和解码器的硬件实现较为困难。在802.16e协议中提出的LDPC码的基础上,提出一种增强型的准循环低密度奇偶校验(QC-LDPC) 码,其校验矩阵同时具有准循环结构和近似下三角结构,且最小圈长为8,克服了随机LDPC码的缺点。仿真结果表明,所构造的QC-LDPC码性能优于802.16e协议中的LDPC码和GPS L1C电文中采用的LDPC码,对我国“COMPASS”导航系统的信道编码方案具有参考价值。     

基于BIBD和循环置换矩阵的LDPC码

提出一种基于平衡不完全区组设计(BIBD)和循环置换矩阵的准循环低密度校验码(LDPC)构造方法。根据实际需求,利用BIBD构造相应的模板矩阵,用适合的循环置换矩阵进行扩展。采用该方法构造的LDPC码具有良好的结构和灵活性,该方法在一定范围内可快速方便构造出某一特定码长或码率的准循环LDPC码。仿真结果证明,准循环LDPC码在高斯白噪声信道上采用迭代译码时,具有较优的纠错性能及较低的错误平层。     

一种正则准循环LDPC码编码器的优化设计

研究了一种具有低实现复杂度的准循环LDPC编码构造方法;详细讨论了此方法的设计思想与构造步骤;并给出了构造大围长校验矩阵时.子矩阵循环移位次数的选取原则;仿真结果表明此方法构造的LDPc码的性能优于随机构造.     

大列重低复杂度的QC-LDPC码构造

针对准循环低密度奇偶校验(QC-LDPC)码的校验矩阵列重较小,码率等参数不灵活的问题,该文提出了一种具有确定结构的大列重的构造方法。该方法利用指数矩阵元素之间差的关系,构造出的校验矩阵围长为8,具有准循环结构。在此基础上,使其与准双对角结构相结合,构造出的QC-LDPC码围长不会减小,且具有低复杂度可快速编码的双重特性。仿真结果显示在加性高斯白噪声(AWGN)和置信传播(BP)译码算法下,所提方法构造的QC-LDPC码在误码率为10e-6 时,信噪比优于GCD算法构造的QC-LDPC码接近 0.5dB,与随机构造法中经典的渐进边增长(PEG)算法相比,在误码率10e-5 时有0.2dB 的性能提升。     

可变码长LDPC码的GAU构造算法

考虑度分布、最小环长和环近似外信息度等因素,从减少短环和增加外信息度入手,提出了可变码长LDPC码的GAU(Girth ACE union)构造算法。该算法构造的校验矩阵能适应较大范围的码长变化,其短码的纠错性能与802.16e中的LDPC码相当,中长码的性能较后者略优。不同码长的码字具有结构相同的校验矩阵,便于编译码器对所有码长采用同一架构设计,能有效降低编译码器的实现复杂度。GA U算法适用于支持可变长度数据传输的各类通信系统的LDPC码设计,具有重要的理论意义和 实用价值。     

基于CRT的（3，L）-QC-LDPC码构造

对于任意行重L,利用完全确定的方式构造出一类围长为8的（3,L）-LDPC码作为分量码1,构造可快速编码的LDPC码作为分量码2,利用分量码1和分量码2,并结合中国剩余定理（CRT）构造出一类围长至少为8的合成QC-LDPC码。该方法构造出来的码字同时具备以上两种特性。仿真结果表明,所构造的码字性能与基于IRCMS算法构造的QC-LDPC码相比,有略微提升,且具有快速编码特性,编码复杂度更低;与具有双对角结构的阵列码相比,性能有了明显提升。在误码率达到10－4时,码字性能大约提高了0.3 dB;与PEG-CRT-LDPC码相比,所构造的码字在低编码复杂度的基础上性能有所提升。     

基于非正则低密度校验码的图像传输

对Ma的图像传输中正则低密度校验(LDPC)码的应用研究进行了拓展,考虑了移动通信室内测试环境下非正则LDPC码在图像传输中的应用。本文不仅研究了相同码长下非正则LDPC码和正则LDPC码的性能比较,还分析了不同码长、不同girth(Tanner图中的最短长度环)分布下LDPC码的性能。仿真结果表明,相同码长的情况下,非正则LDPC码用于图像传输系统带来了更好的性能提高,纠错性能要明显优于正则LDPC码,在误比特率为1×10-3时,非正则码与正则码相比获得了1.6 dB的性能增益;而LDPC码的码长越长,码的平均girth越大,系统的性能则会得到进一步的改善。     

一类准循环LDPC码的构造

通过构造部分平衡不完全区组设计,得到一类低密度校验（LDPC）码,其最小环长（girth）至少为6,码率的选取具有很大的灵活性,而且可以具有准循环结构,进一步,也利用其构造了girth至少为8的准循环LDPC码。计算机仿真结果表明,在加性高斯白噪声信道中与随机码相比,我们构造的一些码具有稍好的译码性能。     

基于IEEE802.16e协议的无短环的LDPC缩短码设计

IEEE802.16e协议给出的LDPC码是短码时,其校验矩阵存在大量的短环,针对这一问题,设计了一种新的LDPC缩短码方案。该方案在现有的IEEE802.16e标准的LDPC码的校验矩阵设计框架下,提出了一种分块修正子校验矩阵的设计方案,这种方案用准循环矩阵和有限几何法联合优化的方法构造了扩展因子zf=48的校验矩阵,运用同步顺序搜索度数节点的方式,使缩短码情况下的校验矩阵无4环并且仅含有少量6环。在AWGN信道下仿真实验表明,码率为0.5的情况下,改进后的码字不仅保持了IEEE802.16e标准编码的快速编码性能,并且误码率仅比此时的香农限多了1.1dB     

一种大围长的多进制LDPC码构造算法

在研究有限几何构造方法的基础上,提出了一种大围长的多进制LDPC码的构造方法,通过对特定结构的图形进行演化,构造出满足指定条件的LDPC码。仿真结果表明,这种方法构造出的LDPC码在二进制和多进制的BP译码时均表现出了优异的性能,同时由于几何构造方法较低的编码复杂度,使得这种构造方法非常易于实现,较好的实现了编码复杂度和译码性能之间的统一。     

基于改进型Q矩阵LDPC编码的硬件实现

在DVB-S2中使用LDPC码,设计了一种准规则Q矩阵LDPC码编码器。其编码复杂度与信息位的长度成正比,有效降低了编码复杂度和设计难度。根据具体实现要求,在QuartusII平台上用FPGA实现了可变码率及码长的编码器。结果证明其硬件资源占用很少,实现比较简单。