基于EDMA的多通道数据传输的实现

EDMA是数字信号处理器(DSP)中用于实现数据快速交换的重要技术,具有独立于CPU的后台批量数据传输的能力,满足高速数据实时传输的要求,给出了一种DSP和CPLD结合进行数据传输的实现方案,介绍了系统设计的整体结构,分析了CPLD的逻辑功能,着重描述了EDMA控制器的控制原理和基于EDMA的数据传输方式的软件设计流程和实现步骤,在CCS开发环境里采用RF5的框架结构整合了数据采集、处理和发送三个任务;实验结果表明,通过灵活控制EDMA,不仅能够提高数据的传输效率,而且能够充分发挥DSP的高速性能。     

McBSP和EDMA在实时数据流传输中的配置

以利用TMS320C64x进行音频处理为例，介绍TMS320C64x多通道缓冲串口（McBSP）和增强型直接存储器访问（EDMA）；重点讲述McBSP控制寄存器和EDMA参数RAM的设置方法，并给出利用EDMA参数链接（linking）功能和乒乓缓冲实现连续数据流传输的实现方法。     

基于DM642 DSP的网络化数据采集与编程实现

随着数字信号处理器性能的不断提高和网络技术的飞速发展,将采集到的数据通过网络实时传递给需要的用户已成为可能.提出了一种基于DSP的网络化数据采集系统设计方案.利用DM642芯片的多通道缓冲串口(MxbSP)和EDMA控制器实现数据采集和搬移,为保证采集数据的完整,EDMA通道采用ping-pong缓冲技术以实现不间断地接收数据源的输出信号.基于实时性考虑,本系统采用UDP数据报传输协议,将数据通过EMAC和RJ-45端口发送至网络.这种方式实现简单、干扰少、传输距离可扩展,可使网络中的用户实时共享采集到的数据.     

基于PDT与EDMA的高速数据传输设计

TMS320C64x的PDT传输为共享同一数据总线的外部设备和外部存储器之间传输大容量的数据提供了高效的传输方式;而采用EDMA能使CPU从繁重的数据传输中解脱出来,使CPU可以进行更多的数据处理工作,从而更有效的提高系统的传输性能.通过一个应用实例,设计了基于PDT传输的实际接口电路,并通过CSL对EDMA参数进行了配置,完成了软硬件设计,并在实际项目中得到了应用,效果很好.     

基于DM642 DSP的网络化数据采集与编程实现

随着数字信号处理器性能的不断提高和网络技术的飞速发展,将采集到的数据通过网络实时传递给需要的用户已成为可能。提出了一种基于DSP的网络化数据采集系统设计方案。利用DM642芯片的多通道缓冲串口（McBSP）和EDMA控制器实现数据采集和搬移,为保证采集数据的完整,EDMA通道采用ping—pong缓冲技术以实现不间断地接收数据源的输出信号。基于实时性考虑,本系统采用UDP数据报传输协议,将数据通过EMAC和RJ-45端口发送至网络。这种方式实现简单、干扰少、传输距离可扩展,可使网络中的用户实时共享采集到的数据。     

基于STM32的无线次声采集系统的设计

为实现对次声波的远距离监测,设计了一种基于STM32的高精度、高动态范围的无线次声波传输系统。系统前端采用基于Δ-Σ技术的24位精准模数转换器ADS1246和八阶椭圆形低通滤波器MAX293,因而实现较强的数据采集和处理能力。主控制器采用STM32,提高了系统的可靠性,同时降低了系统的功耗。通过网口连接路由器上网,实现数据的无线传输。上位机设计采用LabVIEW软件平台,通过串口与主控制器实现通信,完成系统的参数配置。     

基于DSP处理系统的多路数据传输方法与实现

提出了一种EDMA多通道传输链乒乓结构的多路数据传输方法,介绍了EDMA3控制器的控制原理,论述了该方法的实现过程,并在基于TMS320C6455的图像处理系统中实现了3路数据的同步传输。实验与分析结果表明,相对于多个通道分别传输的方法,该方法传输效率提高了18%,CPU资源节省率达到66%,而且数据传输更稳定可靠。     

电缆排管机器人的图像监控传输系统设计

本文提出一种电缆排管机器人使用的远程图像监控和传输系统,并给出了硬件和软件的实现方案.系统以32位ARM控制器为核心,CAN总线为传输介质,采用手持嵌入式设计,具有适用范围广,可靠性高,轻巧灵活等特点.     

利用EDMA实时传输数字视频图像

该文提出了一种利用EDMA实时传输数字视频图像信号的方法,给出了利用双通道EDMA实现数字视频信号传输的实例;实验证明,利用这个方法可以在没有CPU干预的情况下,有效地完成数据传输。     

基于FPGA的PCI接口DMA传输的设计与实现

PCI总线是高速同步总线,支持单字段传输和突发传输,突发传输中,写一次地址,传输多个数据段.DMA技术是一种由DMA控制器控制的存储器与外部设备或存储器之间大数据量传输的方法,具有传输速度高,CPU额外开销小的优点.介绍了一种使用FPGA在32位PCI接口内实现DMA块模式传输的设计方法,硬件部分基于Xilinx Virtex-Ⅱ ProTM芯片,通过一个OPB-PCI总线桥实现了PowerPC与主机同的PCI接口通信,不仅实现了PCI的突发式传输,发挥了PCI总线的高性能,而且将CPU从繁杂的I/O事务中解放出来,解决了原有通信系统中采用中断方式传输的瓶颈,使得PCI接口卡与主机间传输效率得到明显改善.     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

RapidIO链的设计方案和应用

串行RapidIO支持两种工作方式:Message和DirectIO方式。DirectIO方式使用简单,但是它在连续传输多包的情况下,CPU需要等待LSU寄存器空闲。为了解决该问题,提出了RapidIO链的传输新方案,即用EDMA通道代替CPU配置SRIO的LSU寄存器。实验表明该方案能有效地降低CPU负荷。     

TMS320C6204DSP中DMA操作的无阻塞请求实现

本文介绍了DMA在DSP处理器中的作用,分析了基于TMS320C6204CSL中的DAT接口特性。提出并实现了一种基于TMS320C6204DMA操作无阻塞请求的方法,并说明了该方法较EDMA中相关的高级特征所具有的优点。     

Architecture for video streaming application on heterogeneous platform

In this paper, we propose a new architecture, which is an efficient streaming media player application on heterogeneous platform. The streaming library can be used in design for reducing the memory bandwidth on processing RTSP/RTP/RTCP network protocols. And the proposed improvement has to do with the I-frame encoding alone. The architecture can receive higher rate for data transfer and packet loss in embedded system. The framework of the key components is able to adopt Direct Memory Access to reduce the time-consumption resulted from the communication between the dual cores. On the other hand, the approach of the dynamic quality adaption improves the video bitstream by periodically adjusting the values of encoding quality parameters. Through the experiment results, it is evident that the new video streaming architecture greatly enhances the coding efficacy. Our experimental results present that the decoding/encoding speed of the dual-core CPU embedded with Direct Memory Access is enhanced up to 50 %, and its usage of CPU resources and memory bandwidth are 50 % lower than that of the popular JRTPLIB.     

基于PXA3xx处理器的NAND闪存DMA方案

针对PXA3xx处理器的特性,提出一种DMA控制器系统架构方案,并在此架构上结合嵌入式Linux操作系统实现NAND Flash的底层驱动程序.重点设计了基于JFFS2文件系统的读操作测试方案,测试结果表明,DMA方式能够有效降低CPU处理负载,缓解NAND Flash性能瓶颈.     

QL5064桥片DMA传输的VxWorks驱动实现

海上高精度三维地震数据采集对室内系统数据处理的高实时性、高可靠性及高效传输性都提出了更严格的要求,海上高精度地震采集设备的室内系统数据传输部分采用基于CPCI（Compact PCI）总线架构的DMA（Direct Memory Access）传输方案。在CPCI总线上进行数据的DMA传输具有高效的性能,DMA传输速度实测达到400M byte/s,能够满足海上高精度地震采集设备数据处理模块的处理需求,文章介绍电缆接口板的工作流程和QL5064桥片的基本特性,阐述了基于QL5064桥片DMA传输的配置原理、配置流程及在VxWorks中驱动的具体实现。     

Real-time H.264/AVC baseline decoder implementation on TMS320C6416

The H.264/AVC Advanced Video Coding standard (AVC) is poised to enable a wide range of applications. However, its increased complexity creates a big challenge for efficient software implementations. This work develops and optimises the H.264/AVC video decoder level two on the TMS320C6416 Digital Signal Processor (DSP) for video conference applications. In order to accelerate the decoding speed, several algorithmic optimisations have been ported to inverse entropy decoding and intra-prediction modules. The parallelism between algorithm execution and data transfers was fully exploited using Enhanced Direct Memory Access (EDMA) engine. Furthermore, based on the DSP architectural features, various core-specific optimisation techniques were adopted leading to an increase in speed by up to 70%. Intensive experimental tests prove that a real-time decoding on TMS320C6416 DSP running at 720?MHz is obtained for Common Intermediate Format resolution (CIF 352?×?288).     

基于PDIUSBD12的USB通信速率优化

针对通用串行总线(USB)开发中通信速率实际值与理论值相差较大的问题,分析USB接口器件PDIUSBD12及USB协议本身的特点,分别从数据交换方式与主机侧驱动等方面对USB通信速率进行优化。介绍利用Flash型FPGA实现适用于LPC2200系列器件外扩存储器总线的直接存储器访问控制器。实验结果表明,USB通信速率的优化可以大幅度提高基于PDIUSBD12的USB数据传输速率。     

Exploiting task and data parallelism in ILUPACK’s preconditioned CG solver on NUMA architectures and many-core accelerators

We present specialized implementations of the preconditioned iterative linear system solver in ILUPACK for Non-Uniform Memory Access (NUMA) platforms and many-core hardware co-processors based on the Intel Xeon Phi and graphics accelerators. For the conventional x86 architectures, our approach exploits task parallelism via the OmpSs runtime as well as a message-passing implementation based on MPI, respectively yielding a dynamic and static schedule of the work to the cores, with different numeric semantics to those of the sequential ILUPACK. For the graphics processor we exploit data parallelism by off-loading the computationally expensive kernels to the accelerator while keeping the numeric semantics of the sequential case.