基于扇出源的同步时序电路和故障并行故障模拟器

从工程应用的角度出发,同步时序电路故障模拟采用单测试码故障并行的模拟结果更能反映实际情况。因此,尽管已有的研究表明采用测试码并行的故障模拟器的速度更快,但研究快速的故障并行的同步时序电路和故障模拟器仍然非常必要。基与扇出源的同步时序电路故障并行故障模拟器结合了扩展的扇出源故障模拟方法和临界路径追踪算法。对ISCAS89部分电路的实验结果表明,该模拟器性能良好。     

基于扇出源分析的一种故障模拟方法

本文提出了一种基于扇出源分析的故障模拟方法,通过采用五种信息标记,根据其传播规则和对不同的扇出源进行分类,使之可以有效地加速扇出源临界性的判定,从而提高模拟速度。     

P＋P：同步时序电路的并行码和并行故障模拟器

开发的一个新的快速故障模拟器Ｐ＋Ｐ。该模拟器使用了并行码与并行故障模拟算法，实现了同步时序电路故障模拟的两路并行性，采用了全局故障分组，锥形操作，电路级化及改进的组号ＩＤ等技术。Ｐ＋Ｐ已在ＳＵＮ ＳＰＡＲＣ－２工作站上实现，运行了大部分的ＩＳＣＡＳ Ｂｅｎｃｈｍａｒｋ同步时序电路。最后给出了实验结果。     

基于扇出源单故障传播的平行码临界路径跟踪故障模拟

本文提出了一种快速的组合电路故障模拟方法──基于扇出源单故障传播的平行码临界路径跟踪法．临界路径跟踪法是一种十分快速的、但近似的组合电路故障模拟方法，将其同平行码故障模拟结合起来，其效率被进一步成倍地提高．为使其成为一个完全的算法，对每个非停止线扇出源故障，我们采用了平行码单故障传播法．同时，为加快其速度，本文提出了若干加速技术，用于故障模拟的各个部分．例如，事件驱动、多级活动事件栈、测试码标记向量、扩大的停止线以及平行处理时的捕获线概念等等．本算法已用Ｃ语言在ＳＵＮ４／ＳＰＡＲＣＳＬＣ上实现，文中给出了ＩＳＣＡＳ’８５的１０个组合电路的实验结果．     

基于故障划分的并行测试生成算法

文章从理论上分析了提高基于故障划分的并行测试生成算法的加速比的途径.在此基础上,提出了把相关故障识别和最短路径敏化相结合的基于输出扇入锥的逆向故障划分方法BFPOC（backword fault partitioning of output fan-in cones）,并把该方法与Banejee推荐的基于输入扇出锥的正向故障划分方法TFPIC（toword fault partitioning of input fan-out cones）和常用的基于故障顺序的等步长划分方法EDPFS（equal dis     

PPSCRIPT:用于时序电路故障模拟的并行伪临界路径跟踪法

在分析了临界路径跟踪法优缺点的基础上，对其进行改进，提出了伪临界路径跟踪法．把伪临界路径跟踪法和并行故障模拟算法结合起来，用于时序电路的故障模拟，大大地减少了待模拟的故障事件数，降低了模拟时间，节省了内存．在文末，给出了软件实现的结果．     

基于Nenman故障源的实故障源模型

基于Ｎｅｕｍａｎ故障源，建立一种新的故障源模型，即具有实输入数组的故障源模型（简称实故障源）。利用概率分析方法研究在实故障源作用下，由函数单元构成的控制系统的可靠性，并给出了系统不可靠度的下界估计。可靠性估计定理给出的下限值可作为工程实践中很有价值的参考点。     

基于Neuman 故障源的实故障源模型

基于Neuman故障源,建立一种新的故障源模型,即具有实输入数组的故障源模型(简称实故障源).利用概率分析方法研究在实故障源作用下,由函数单元构成的控制系统的可靠性,并给出了系统不可靠度的下界估计.可靠性估计定理给出的下限值可作为工程实践中很有价值的参考点.     

一个基于故障敏化模式分解的并行ATPG算法SPPTG

提出了一个基于故障敏化模式分解的搜索空间并行ATPG算法SPPTG。它与现有的基于PODEM算法的搜索空间并行ATPG算法的显著不同是可对搜索空间进行静态划分。SPPTG已用C语言在SUN工作站上实现 ,并已集成到并行测试生成原型系统P -ATGTA中。实验结果表明 ,SPPTG既可通过扩大搜索空间办法提高单机ATPG的故障覆盖率 ,又可在较短的时间内遍历单机需要搜索的空间 ,获得较高的加速比。     

基于剖析信息和关键路径长度的软件扇出树生成算法

开发利用ILP(Inst ruction-level Parallelism)是现代高性能处理器取得高性能的关键要素之一。宽发射的超标量处理器、超长指令字处理器和数据流处理器只有在并行执行多条相邻的指令时才能获得较高的性能。数据流处理器的一个关键问题是如何把指令的计算结果高效地播送给目标指令而不用读写集中式寄存器文件。对于每条目标数大于指令所能编码的目标数的指令,编译程序都要插入一棵由MOV指令构成的软件扇出树来把计算结果播送给多条目标指令。为了暴露更多的ILP给硬件执行基底,提出了一种改进的软件扇出树生成算法,本算法根据目标指令的执行概率大小以及目标指令到该指令所在块的出口的关键路径长度来计算目标指令的权值,然后对各个叶子的优先权值进行排序,再根据优先权值的顺序来构造一棵软件扇出树,以便把指令的计算结果播送给多条目标指令。实验结果发现,本算法相对于传统的软件扇出树生成算法其性能有较大的提高。     

故障模拟方法中的静态和动态加速技术

本文针对故障模拟中最费时的扇出源故障模拟提出了若干加速技术。     

组合电路测试生成研究及实验

本文以门级组合电路为对象，以主路径敏化算法为基础，研究提高测试生成效率的策略，实现结果表明，按本文提出的策略所研制的测试生成系统，不仅效率较好，且得蝗测试集也较小。     

一种低成本的测试码自动产生算法

为了降低超大规模集成电路（ＶＬＳＩ）测试中的测试产生和测试应用代价，本文提出了一种低成本的测试码自动产生算法－临界路径跟踪测试产生（ＣＰＴＴＧ）。本文主要从算法的搜索策略、扇出源的临界性确定及测试产生过程中的加速技术三个方面，介绍ＣＰＴＴＧ的主要思想和关键技术。文中给出了ＣＰＴＴＧ对国际通用的１０个组合电路范例的实验结果，表明了ＣＰＴＴＧ可以在较短时间内获得具有较高故障覆盖率的较小测试集。     

一类基于神经网络非线性观测器的鲁棒故障检测

针对一类仿射非线性动态系统,提出了一种基 于神经网络非线性观测器的鲁棒故障检测与隔离的新方法．该方法采用神经网络逼近观测器 系统中的非线性项,提高了状态估计的精度,并从理论上证明了状态估计误差稳定且渐近收 敛到零;另一方面引入神经网络分类器进行故障的模式识别,通过在神经网络输入端加入噪 声项来进行训练,提高神经网络的泛化逼近能力,从而保证对被监测系统的建模误差和外部 扰动具有良好的鲁棒性．最后,利用本文方法针对某型歼击机结构故障进行仿真验证,仿真 结果表明本文方法是有效的．