并行结构的椭圆曲线密码算法实现

介绍了椭圆曲线密码算法中的基本运算--点加、点倍算法的选取及用点加点倍并行实现点乘的方法,提出了在一个CPU两个公钥运算核的SoC系统中点加、点倍并行计算完成点乘的思想,并给出了一种在椭圆曲线密码系统(ECC)中的高效点乘运算的具体实现.该设计使得ECC运算比普通算法在效率上提高60%以上.     

素数域椭圆曲线密码加速器的VLSI实现

分析了素数域椭圆曲线密码（ECC）算法的软件效率,针对软件效率较低的问题,对密码系统进行软硬件划分,提出了一种适用于椭圆曲线密码SoC的硬件加速器设计,并设计了密码SoC的结构。硬件加速器实现了素数域的点乘和素数检测,以少量的面积为代价提升了系统性能。密码芯片实现了SM2商用密码标准规定的6种算法。加速器基于HJTC [0.11 μm] eFlash单元库,面积约为[0.6 mm2]。在50 MHz的频率下,192 bit非固定点乘运算性能为167次/s,256 bit非固定点乘运算性能为94次/s。实验结果表明,该加速器的单位面积性能高于其他同类设计。     

一种防御差分功耗分析的ECC同种映射模型

现有的公钥密码研究大多是以增加椭圆曲线密码体制(ECC)的冗余操作来抵御差分功耗分析(DPA)攻击,但会降低ECC的运行效率,从而影响ECC在运算环境受限的密码设备中的使用。为此,以增强ECC的功耗安全和提高计算效率为目标,基于椭圆曲线同种映射理论,建立椭圆曲线等价变换模型,并设计一种能防御DPA攻击ECC的安全方法,通过变换椭圆曲线点乘运算的表现形式,消除点乘运算与泄漏的功耗信息的相关性,从而防御DPA攻击ECC。效率及安全性评估结果表明,该方法没有增加ECC的额外计算开销,且能够防御DPA攻击。     

基于FPGA的Fm2域椭圆曲线点乘的快速实现

椭圆曲线点乘的实现速度决定了椭圆曲线密码算法（ECC）的实现速度。采用蒙哥马利点乘算法,其中模乘运算、模平方运算采用全并行算法,模逆运算采用费马·小定理并在实现中进行了优化,完成了椭圆曲线点乘的快速运算。采用Xilinx公司的Virtex-5器件族的XCV220T作为目标器件,完成了综合与实现。通过时序后仿真,其时钟频率可以达到40MHz,实现一次点乘运算仅需要14.9μs。     

基于FPGA的Fm2域椭圆曲线点乘的快速实现

椭圆曲线点乘的实现速度决定了椭圆曲线密码算法(ECC)的实现速度.采用蒙哥马利点乘算法,其中模乘运算、模平方运算采用全并行算法,模逆运算采用费马·小定理并在实现中进行了优化,完成了椭圆曲线点乘的快速运算.采用Xilinx公司的Viaex-5器件族的XCV220T作为目标器件,完成了综合与实现.通过时序后仿真,其时钟频率可以达到40 MHz,实现一次点乘运算仅需要14.9μs.     

椭圆曲线密码体制中的快速点乘算法

点乘运算是实现椭圆曲线密码体制的基本运算,同时也是最耗时的运算,它的运算效率直接决定着ECC的性能。本文从三方面分析了椭圆曲线密码体制中快速点乘的实现,并将Marc Joye和Sung-Ming Yen提出的具有最小汉明重的从左到右带符号二进制编码应用于椭圆曲线密码体制的点乘算法中,生成了一个能快速实现的二进制编码新点乘算法,适用于计算能力和集成电路空间受限,要求高速实现的情况。     

基于VLIW的并行可配置ECC协处理器结构研究与设计

采用专用指令密码处理器的设计方法,提出了一种基于超长指令字(VLIW)的并行可配置椭圆曲线密码(ECC)协处理器结构.该协处理器结构对点加、倍点并行调度算法进行了映射,功能单元微结构采用了可重构的设计思想.整个ECC协处理器具有高度灵活性与较高运算速度的特点.能支持域宽可伸缩的GF(P)与GF(2m)有限域上的可变参数Weierstrass曲线.实验结果表明,GF(p)域上192 bit的ECC点乘运算只需要0.32ms,比其它同类芯片运算速度提高了1.1～3.5倍.     

椭圆曲线密码体制中的快速点乘算法

点乘运算是实现椭圆曲线密码体制的基本运算，同时也是最耗时的运算，它的运算效率直接决定着ECC的性能。本文从三方面分析了椭圆曲线密码体制中快速点乘的实现，并将Marc Joye和Sung—Ming Yen提出的具有最小汉明重的从左到右带符号二进制编码应用于椭圆曲线密码体制的点乘算法中，生成了一个能快速实现的二进制编码新点乘算法，适用于计算能力和集成电路空间受限，要求高速实现的情况。     

抗侧信道攻击的椭圆曲线点乘算法设计

简要地介绍了有关椭圆曲线(Ellipticcurve)的数学知识,提出了一种基于投影坐标的ECC快速点乘算法。从实现的角度,对在椭圆曲线密码体制中的运算(点乘)进行了侧信道攻击分析,并对该算法进行了安全性改进。     

ECC kP+lQ点乘算法的优化研究

作为椭圆曲线密码体制的核心运算,点乘和kP+lQ点乘在ECC的多方密码协议中都要用到,其运行效率决定ECC的实现效率,对ECC的推广应用具有重要意义。本文以计算多点乘的Shamir NAF算法为基础,通过对NAF加减法链序列的观察,改进预运算针对kP+lQ对算法进行优化,实验显示优化后的算法效率有了一定程度提高。     

椭圆曲线点乘IP核的设计与实现

基于NIST推荐的GF(2^163)上的Koblitz曲线，根据López改进Montgomery点乘算法，提出一种有限状态机控制的ECC点乘实现方案，设计了ECC点乘IP核。用QuartusⅡ5.0在EP2S90F1508C3器件中综合仿真，整个IP核消耗逻辑资源14502个ALUTs，最高主频166MHz,点乘运算速度可达12835次/s。     

一种抵御差分侧信道分析的椭圆曲线同构方法

椭圆曲线密码（ECC）被广泛应用于便携式密码设备中,虽然ECC具有很高的安全级别,但在密码设备的实现上则很容易受到差分侧信道攻击（DSCA）。现有的研究成果都是以增加ECC的冗余操作来抵御DSCA攻击,这会降低ECC的运行效率,从而影响ECC在计算资源受限的密码设备中的使用。基于同构映射理论,建立椭圆曲线等价变换模型,设 计一种能防御DSCA攻击ECC的安全方法,几乎不增加ECC的计算开销。安全性评估表明,该方法能够防御DSCA攻击。     

高速多DSP数字语音处理卡的研制

介绍了一个以高速多DSP为核心的数字语音处理卡的设计方法。在该处理卡的设计中,使用了6片IT公司的16位定点高速DSP TMS320VC549,每个处理卡可以处理16路话音信号。高性能DSP的使用保证了话音数据能够正确及时地得到处理,它构成了IP电话的处理核心。     

高并行可配置的GF(p)域ECC处理器

提出一种基于传输触发架构的可配置高并行性素域椭圆曲线密码处理器。该处理器用于快速实现点乘运算,通过配置特殊的功能单元、总线以及寄存器文件堆,可针对不同安全需求进行扩展。超长指令字的指令格式使处理器具有高并行性。设计的特殊功能单元 MMAU加速了模乘运算的实现。仿真结果表明,在0.18 μm CMOS工艺下,处理器所占面积为83 Kgates,能工作在最大120 MHz时钟频率下,可以在0.425 μs和2 ms内完成一次192 bit的模乘和点乘运算。     

椭圆曲线加密算法在PKI中的应用

随着计算机网络的发展，社会对网络安全的要求也越来越紧迫，PKI技术正是能够实现信息安全的热门技术。对PKI技术的关键技术——数据加密算法进行了分析，介绍了ECC的运算，重点讨论了椭圆曲线加密系统(ECC)在PKI中的应用和系统的模型结构与设计，分析了ECC的安全性，说明了ECC在PKI中很好的应用前景。     

基于ECC数字签名的实现及优化

为满足无线传感器网络对信源端身份认证的需求,在TelosB硬件节点上实现椭圆曲线加密机制（ECC）数字签名算法,并对ECC的点乘运算模块进行优化。改进算法的运算复杂度和实际节点运行情况都优于已有的功能软件。实验结果表明,在硬件平台和加密强度相同的情况下,改进后的ECC算法可以有效提高数字签名的运算速度。     

Application of principal component analysis based effective digital predistortion technique for low‐cost FPGA implementation

This article investigates the issue of low‐cost digital predistortion (DPD) implementation in fixed‐point field programmable gate array (FPGA) by considering the bit‐resolution along with lower number of coefficients. The impact of principle component analysis (PCA) on bit‐resolution of DPD solution is proposed within the context of established DPD models. Unlike previously proposed PCA based solutions, it is established by simulation and measurement that the numerical stability problem associated with popular models such as memory polynomial (MP) can be alleviated when PCA is applied to the observation data matrix. It is reported with measurement results that PCA based model provides better linearization performance with the least memory size requirement and number of LUTs in 16‐bit fixed‐point FPGA operation than MP, orthogonal memory polynomial (OMP), and generalized memory polynomial (GMP) models. The performance of the proposed model, is evaluated in terms of normalized mean square error, adjacent channel error power ratio, matrix condition number, and dispersion coefficient for continuous Class‐AB and ZX60‐V63+ power amplifiers using wide code‐division multiple access signal (WCDMA) and long term evolution (LTE) signal with peak‐to‐average‐power ratio (PAPR) around 9.895 and 11.92 dB, respectively.     

基于IMPULSE C的GF(P)域椭圆加密算法的硬件加速

研究了大素数域上的椭圆曲线加密算法,基于IMPULSE C语言,对该算法进行编程实现;在标准射影坐标系下,对点加和倍加算法进行并行化改进,并且在编程时利用编译器特性做了进一步的并行化。通过对加密算法合理的软硬件分割,将计算量大而且复杂的点乘运算作为硬件部分,通过现场可编程门陈列(FPGA)进行硬件加速;将加密协议的其他部分作为软件部分,在传统CPU上执行,并将硬件部分生成VHDL代码。分别进行加密算法的CoDeveloper的桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后将该加速设计在Xilinx Virtex-5 xc5vfx70t FPGA开发板上作了实现,基于FPGA的实验结果表明,P-192上点乘运算处理在133MHz时钟下用时2.9 ms,硬件资源分配合理,与现有的手工编写的HDL代码相比,具有并行加速优势。