一种基于组的时序驱动布局规划方法

本文提出了一种基于组的时序驱动布局规划方法，它利用现有的EDA工具将网表划分为组，并充分利用设计师的体系结构经验进行布局、调整和优化。该方法能在设计早期获取较为准确的线负载模型，提高前端与后端的一致性，并且可以以组为单位规划电源和地的布局，提高布通率。该方法在已研制成功的32位嵌入式微处理器Estar的物理设计中得到实际应用。结果表明，该方法能够有效地改善关键路径时序和加快设计进程。     

基于Innovus提升芯片性能的物理实现方法

对于规模日益增大,工作频率不断增加的高性能芯片设计,性能一直是物理设计的重点和难点。缓冲器的插入是为了最小化信号线延时,进而优化时序,提升性能。描述了使用Cadence Innovus工具建立物理设计流程,减少各步骤间的偏差。同时在此流程的基础上提出二次布局优化方法,在16 nm下,通过一个高性能芯片设计验证了该流程与方法,实例结果表明,设计性能得到很大改善,其中时序优化达85.07%,该流程及方法可有效提升高性能芯片性能。     

遗传布局算法

VLSI门阵列模式布局是一类NP完全问题,传统的分析、研究方法和求解策略不能提供优化布局.文中将遗传算法应用于门阵列模式布局,提出了遗传布局算法,设计了相应的选择函数、交叉算子和变异算子,使布局的构形更趋合理.模拟结果表明,应用遗传布局算法能在较短的时间内提供优化解,为解决大规模、复杂的布局问题提供了广阔的前景.     

基于HFSS-MATLB-API的天线布局优化仿真

随着用于车载平台的天线数量日益增多, 汽车的电磁兼容问题日益严重. 针对天线布局缺少统一合理模型和理论方法指导的现状,利用HFSS-Matlab-Api脚本库在Matlab中调用HFSS建模进行天线布局的电磁兼容性仿真, 采用遗传算法对布局进行优化. 此方法省去人为数学模型推导过程, 减少用户反复绘制模型、修改参数的重复工作. 不仅充分利用HFSS仿真的高精度、可靠性和便捷性, 而且采用遗传算法减少盲目的试探带来的时间和成本的浪费. 最后, 得到与理论相符合的实验结果, 从而验证了布局与优化方法的可行性.     

FPGA并行时序驱动布局算法

传统的基于模拟退火的现场可编程门阵列(FPGA)时序驱动布局算法在时延代价的计算上存在一定误差,已有的时序优化算法能够改善布局质量,但增加了时耗。针对上述问题,提出一种基于事务内存(TM)的并行FPGA时序布局算法TM_DCP。将退火过程分发至多线程执行,利用TM机制保证共享内存访问的合法性,并将改进的时序优化算法嵌入到事务中并发执行。测试结果表明,与通用布局布线工具相比,8线程下的TM_DCP算法在总线长仅有轻微增加的情况下,关键路径时延平均降低了4.2%,同时获得了1.7倍的加速,且其执行速度随线程数的增加具有较好的可扩展性。     

三维管线布局优化

最优化理论与计算机辅助设计相结合是改进产品设计方法、提高产品设计质量、缩短开发周期的必由之路。三维管线布局优化是生产实际中提出的一个考虑优化的计算机辅助设计问题。它以一种产品的计算机辅助设计为背景，研究三维管线的美观和成本问题。本文研究了三线管线布局优化问题的数学模型，提出并比较了两种解决方案；然后，根据本课题中产品的实际情况选择了一个合适的方案求出优化解。     

遗传布局算法

VLSI门阵列模式布局是一类NP完全问题，传统的分析、研究方法和求解策略不能提供优化布局。文中将遗传算法应用于门阵列模式布局，提出了遗传布局算法，设计了相应的选择函数、交叉算子和变异算子，使布局的构形更趋合理。模拟结果表明，应用遗传布局算法能在较短的时间内提供优化解，为解决大规模、复杂的布局问题提供了广阔的前景。     

基于量子模型的快速FPGA布局算法

为能在全局范围内快速搜索到优化的布局结果,提出一种基于量子模型的布局算法,并结合传统模拟退火算法实现FPGA布局。测试结果表明,相比VPR布局算法,该算法的布局运行速度平均提高了2倍以上,时序性能提升了2%,且随着FPGA芯片和电路规模的不断增大,能有效提高FPGA的软件运行效率。     

工程布局CAD系统设计与实现

针对工程布局设计的复杂性,提出了开放式的工程布局设计CAD系统的结构框架,讨论了实现该系统的关键方法,包括自动化设计进程建模、基于功能特征的待布物和布局空间几何近似建模、布局知识和布局约束的表达、布局方法应用.基于该系统框架,实现了计算机辅助工程布局设计原型系统,并以车辆动力舱布局设计为背景,对原型系统的有效性进行了验证.     

力驱动三维FPGA布局算法

三维FPGA布局问题的复杂度与二维情况相比成指数倍增长,布局算法需要花费大量时间,影响了FPGA物理设计效率.为了在保证布局质量的前提下缩短布局时间,提出以线长为优化目标基于力驱动的三维FPGA布局算法——3D-WFP.该算法由整体布局、坐标合法化和层划分、布局优化3个阶段组成,通过力驱动算法快速形成整体布局,为后续2个子过程提供更精确的逻辑单元位置和时延信息.提出三维空间填充曲线,根据位置和时延信息依次对逻辑单元按照三维空间填充曲线进行坐标合法化和层划分;修正了低温模拟退火进行布局优化的解空间,大大加快了低温模拟退火的收敛速度.与已有的三维FPGA布局算法比较,3D-WFP在保证运行时间和时延性能的前提下,有效地缩短了最终布局结果,缩短的总线长达7.38%.