网络交换机的路由和分配策略

集群服务器是大访问率站点的路由结构。最常见的网络集群结构由复制的服务器节点和在节点间对用户进行路由的网络交换机组成。网络交换机在网络集群中具有关键作用，本文介绍了网络交换机的功能，它的两种结构：4层网络交换机和7层网络交换机，比较了这两种网络交换机的路由算法。并介绍了7层网络交换机的基于内容的分配策略。     

电力调度交换机软件系统的设计与实现

电力调度交换机正被逐渐地应用于电力生产调度,它在电力通信中具有举足轻重的作用。本文首先介绍了一种新型程控调度交换机软件的基本结构和设计思想,讨论了在实现此软件系统中涉及到的操作系统设计、呼叫处理程序和其他关键问题。     

SOPHO—S的结构分析与线路传输技术

SOPHO—S系列数字程控交换机是由飞利浦公司生产的.本文分析了该系列交换机的总体结构,并介绍了它的线路传输技术.     

一种新的容错ATM交换机结构的冗余路径分析

异步传输模式ATM是国际化电信联盟建议用于宽带综合业务数字网（B－ISDN）的传输模式。容错是提高网络可靠性的主要方法。该文讨论了一种新的容错ATM交换机结构。该结构以Banyan交换机结构为基础,通过增加子交换单元和扩展链路来增加冗余路径的数目,该结构可以容错多个故障,并且冗余路径的数目随着交换机级数的增加而指数增长。同现有文献中其它容错ATM交换机对比分析可以看出,在具有相近的交换元素个数的前提下,建议的交换机提供了更高的容错能力。     

ATM交换设备技术探讨

本文在 Ａ Ｔ Ｍ 交换机基本结构的基础上,综述了 Ａ Ｔ Ｍ 交换机中的有关技术,对了解基本原理及进一步改善交换性能提供理论基础。     

交换机的体系结构与实现

本文简要介绍当前流行的交换机的体系结构、各部件采用技术以及实现的方法。说明了不同交换机之间的不同,为网络管理员采用、管理交换机提供理论基础。     

LT-303 接入交换机硬件体系结构的研究

本文首先综述了自主设计与开发的高性能 L T- 30 3接入交换机的硬件体系结构 ,详细介绍了该交换机系统两级交换结构的设计及交换机构和交换引擎的工作原理 ,给出了各个模块的功能说明 ;讨论了交换机设计中的一些问题和解决的方法 .     

IP子网物理拓扑结构发现研究

将IP子网的拓扑结构看做一棵拓扑树,对互连的交换机的地址转发表中的交换机的MAC地址进行了分析,给出一组判定定理用以确定交换机间的连接关系。基于上述定理,提出了一个新的自顶向下的拓扑发现算法,该算法能够利用地址转发表构造出整个网络拓扑结构。与已有的物理拓扑发现算法相比,该算法具有高效、实用的优点。     

FTTB宽带IP接入系统的研究与实现

本文首先综述了我们自主开发研制的宽带IP接入系统的结构，然后介绍了该系统中关键设备：小区域核心交换机（ZAN）和楼宇交换机（BAN）的特点和功能，详细说明了交换机各个功能模块的设计，最后给出了宽带IP接入系统一些典型的应用。     

用双冗余建网

清华同方为北京兴业公司设计了一个具有三级星型结构的网络。核心交换机选用专为企业骨干网设计的基于机柜的高容量插槽TFS9500系列路由交换机来满足企业快速发展的需要。2台三层核心交换机通过Spanningtree技术实现双机备份,接入层交换机使用2条1000M光纤链路分别连接到2台核心交换机上。这两条链路互为备份,提高网络稳定性。根据信息点数量,接入交换机选用清华同方的TFS7124ES堆叠型可网管交换机,TFS7124ES可网管交换机支持24个自适应端口,具有9.6Gbps背板带宽。TFS7124ES可堆叠16台同型号设备,最大连接384台电脑。本方案中需要1…     

卫星CICQ交换系统调度算法研究

联合输入交叉点排队(CICQ)交换结构由于在交叉点引入少量缓存,可以将输入端口和输出端口进行有效隔离,降低调度算法的复杂度,并适用于大容量交换。为此,研究基于交叉点缓存的各种调度算法和基于CICQ的交换结构,提出一种基于流量控制的FCSA算法,通过OPNET仿真分析表明该算法在均匀分布和突发业务源的情况下具有较好的时延性能,并且复杂度低,吞吐量大。将该算法应用于星载交换机,结果表明,该算法可以满足星载交换机多业务突发传输的特点,易于硬件实施。     

Load-balanced three-stage switch

A load-balanced two-stage switch is scalable and can provide close to 100% throughput. Its major problem is that packets can be mis-sequenced when they arrive at outputs. In a recent work, the packet mis-sequencing problem is elegantly solved by a feedback-based switch architecture. In this paper, we extend the feedback-based switch from two-stage to three-stage for further cutting down average packet delay while still ensuring in-order packet delivery and close to 100% throughput. The basic idea is to use the third stage switch to map heavy flows to experience less middle-stage delays. To identity heavy flows, an adaptive traffic estimation algorithm is proposed. To ensure max-min fairness in bandwidth allocation under any inadmissible traffic pattern, an efficient fair scheduler is devised.     

On the speedup required for combined input- and output-queued switching

Architectures based on a non-blocking fabric, such as a crosspoint switch, are attractive for use in high-speed LAN switches, IP routers, and ATM switches. When operating at the highest speed, memory bandwidth limitations dictate that queues be placed at the input of the switch. But it is well known that input-queueing can lead to low throughput, and does not allow the control of latency through the switch. This is in contrast to output-queueing which maximizes throughput and permits the accurate control of packet latency through scheduling. We ask the question: Can a switch with combined input and output queueing be designed to behave identically to an output-queued switch? In this paper, we prove that if the switch uses virtual output queueing and has an internal speedup of just four, it is possible for it to behave identically to an output-queued switch, regardless of the nature of the arriving traffic. Our proof is based on a novel scheduling algorithm, called Most Urgent Cell First. We find that with a speedup of four the most urgent cell first algorithm (or MUCFA) enables perfect emulation of a FIFO output-queued switch, i.e. one in which packets depart in the same order that they arrived. We extend this result to show that with a small modification, the MUCFA algorithm enables perfect emulation of a variety of output scheduling policies, including strict priorities and weighted fair-queueing. This result makes possible switches that perform as if they were output-queued, yet use memories that run more slowly.     

基于多输出端口的简单高效的交换结构

基于并行存储机制构建高性能PMS交换结构,采用流模型证明在不加速的情况下,PMS交换结构对满足强大数定律的可容许到达业务能实现100%的吞吐量。基于该交换结构,提出支持分组且具有多个输出端口的最短队列优先轮询算法SQF-RR。仿真结果表明,应用该算法的PMS交换结构能获得较好的性能。     

混合优化的CICQ交换结构调度算法

联合输入端和交叉点排队（CICQ）的Crossbar是一种性能优于传统结构的交换结构,对CICQ交换结构的特点进行了讨论并提出一种新的混合优化调度（HOPS）算法,算法在输入端调度时采取混合优化的策略,首先尽力保证系统的吞吐率性能,然后根据长队列优先的原则优化系统的时延性能。算法以轮询调度为基础,最多只在输入端进行一次比较操作,其算法复杂度仅为O(1),实现简单。通过流体模型证明该算法对满足强大数定律的许可输入流量能够达到100%的吞吐率性能。仿真结果进一步表明HOPS调度算法在各种流量模型下都能稳定运行,且具有良好的时延和吞吐率性能。     

iSLIP调度算法研究及其实现

目前，为提高交换系统吞吐率，设计开发高性能网络交换机或路由器内部交换结构的技术已趋成熟．但易于在硬件中实现的、高效的队列调度算法仍然是一项值得研究的重要技术．文章首先讨论了对于输入缓冲采用FIF0队列交换系统，其吞吐率主要受HOL队首阻塞的影响．然后研究了iSLIP调度算法的基本原理、迭代仲裁步骤及它在硬件中的实现．针对硬件交换转发判决这一关键问题，给出了在输入队列交换机中采用虚拟输出队列的交换结构和多优先级调度算法的硬件实现方案．最后，对isLIP算法的性能进行了分析比较，证明isLIP算法的实现方案不仅实现简单，而且具有良好的特性．     

A distributed switch scheduling algorithm

The maximum weight matching algorithm is a high-performance scheduling algorithm for cross-bar switches. It is known that it performs optimally under heavy loads. However, its centralized nature and high computational complexity limit the algorithm’s applicability. This paper presents a randomized algorithm for distributed switch scheduling that is capable of delivering high throughput.     

多级互连网络中的multicast通信

ＭＰＰ系统中的并行通信是目前并行处理研究的热点，改善并行通信性能，提高网络吞吐率是促进ＭＰＰ性能发挥的关键问题。ｍｕｌｔｉｃａｓｔ通信是区别于点到点通信的一对多通信方式，因而功能更强大，使用起来更灵活方便，在并行处理中应用十分广泛。文中以基于开关元件实现结点间动态互连的多级互连网络为背景，研究了ｍｕｌｔｉｃａｓｔ通信路上算法的效率。     

Using hardware to configure a load-balanced switch

Efficient router architectures should have predictable throughput and scalable capacity, as well as internal optical technology (such as optical switches and wavelength division multiplexing) that can increase capacity by reducing power consumption. The load-balanced switch is a promising way to scale router capacity. In this 100-terabit-per-second router, an optical switch spreads traffic evenly among linecards. When the network operator adds or removes linecards, reconfiguring the switch can be time consuming, but a polynomial-time algorithm drastically reduces the required memory-intensive operations, yielding a switch-reconfiguration time below 50 ms.     

支持多优先级分组交换调度算法研究及其调度器设计

输入缓存交换结构的特点是缓存器和交换结构的运行速率与端口速率相等、实现容易,但存在队头阻塞。如果采用虚拟输出排队方法和适当的分组调度算法可予以消除,使吞吐率达到100%。文章首先研究讨论了并行迭代匹配算法,滑动迭代匹配调度算法的基本原理、迭代仲裁步骤及其硬件实现;对高速分组交换调度算法的性能进行了分析比较。然后给出了在高速输入队列交换机中实现多优先级调度算法的调度器设计与实现方案。经设计实现证明高速分组交换调度算法不仅硬件实现简单,而且具有良好的特性。