首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到17条相似文献,搜索用时 109 毫秒
1.
TS-1.1小卫星星务计算机系统设计   总被引:2,自引:0,他引:2       下载免费PDF全文
TS-1.1立体测绘小卫星是一颗太阳同步轨道卫星,为了适应其工作寿命的要求,采用两模冗余的方法对小卫星的星务系统和系统通信总线进行了容错设计。通过对系统可靠性的评估,认为星务计算机系统可以满足总体设计的要求。  相似文献   

2.
结合南京航空航天大学小卫星研制课题,针对数据在星载计算机存储器存储的过程中,由于太空中辐射导致的单粒子翻转效应(SEU)使存储数据产生错误的现象,提出了采用纠检错技术对该小卫星存储模块进行设计的方法,与硬件系统相结合,实现小卫星数据存储系统容错。探讨了用VHDL语言实现纠错模块的方法,并最终用FPGA实现。此设计用modelsim进行了仿真测试,效果良好,同时在小卫星模拟仿真运行过程中,运行正常,多次得到了验证。  相似文献   

3.
微小卫星星载计算机存储容错技术研究   总被引:2,自引:0,他引:2  
结合南京航空航天大学小卫星研制课题,针对数据在星载计算机存储器存储的过程中,由于太空中辐射导致的单粒子翻转效应(SEU)使存储数据产生错误的现象,提出了采用纠检错技术对该小卫星存储模块进行设计的方法,与硬件系统相结合,实现小卫星数据存储系统容错.探讨了用VHDL语言实现纠错模块的方法,并最终用FPGA实现.此设计用modelsim进行了仿真测试,效果良好,同时在小卫星模拟仿真运行过程中,运行正常,多次得到了验证.  相似文献   

4.
基于FPGA的EDAC技术在星载计算机中的应用   总被引:1,自引:0,他引:1  
当前星载计算机广泛采用硬件纠错检错(EDAC)电路来对RAM存储单元进行纠错检错处理,以消除SEU的影响。随着FPGA在航天领域的广泛应用,采用FPGA来完成整个EDAC功能已经成为发展趋势,该技术不仅具有性能高、速度快、功耗低等诸多优点,而且占用面积小,为系统小型化提供了途径。本文介绍了EDAC的编码原理、操作流程,以及在X86星载计算机系统中的FPGA实现,论述了其中采用的提高EDAC性能、速度等特性的关键技术。  相似文献   

5.
黄超  陈勇  林宝军 《计算机科学》2016,43(Z11):532-535
将硬件冗余、检错纠错和刷新技术相结合,设计了一种以龙芯1E处理器为核心且使用FLASH存储引导程序的新型容错星载计算机结构。在对存储器进行冗余备份的基础上,采用硬件EDAC和刷新技术提高了存储器数据的可靠性。基于这种新型硬件结构设计,分析了星载计算机的可靠性,并提出了一种星载计算机高可靠容错启动方案。该方案通过利用硬件冗余资源和软件备份屏蔽了存在故障的存储芯片及出错软件,从而引导星载计算机正常启动。实验结果表明,该方案有效地屏蔽了常见的星载计算机启动故障,提高了星载计算机的可靠性。  相似文献   

6.
基于逻辑内建自测试的设计原理,提出了一种针对纠检错电路进行功能自测试的方法,根据纠检错电路具有固定纠检错能力的特点,无需存储海量的比较数据,也不需要设计响应特征分析器对结果数据进行压缩处理,针对具体的纠检错电路,通过增加特别设计的注错逻辑可实现任意类型的故障注入,并根据注错信息可对结果进行预测,通过与预期结果比较,可达到验证的目的;最后,以(40,32)海明编码与解码电路为例,实现了其功能自测试结构,并对所有240-1种故障进行了注入与验证;结果表明使用本文的验证方法,可实现纠检错电路的自动化随机验证。  相似文献   

7.
王谛  许勇 《计算机工程与科学》2014,36(12):2386-2393
Chipkill是动态随机存储器系统中先进的容错手段,Reed Solomon(RS)码是实现Chipkill技术的良好编码。以18片DDR3×8存储器芯片为研究对象,首先提出了一种快速构造RS码生成矩阵并对其优化的算法,获得了仅有1 728个“1”的生成矩阵;然后设计了一种纠单符号错RS码高效译码电路,实现了用纯组合逻辑完成检错、纠错操作。将所提出的RS码与传统的SEC/DED汉明码进行对比。开销方面,译码电路面积小19%~27%,延迟仅高出6%~27%。检错纠错能力方面,减少39.76%的可检不可纠错误,并且在实验中未出现不可检错误。  相似文献   

8.
并行和分布式计算机监测系统的全局时钟设计   总被引:2,自引:0,他引:2  
在分布环境下高度精确、可靠并且具有容错和检错能力的全局时钟是并行和分布式计算机监测系统中的一个极其重要的组成部分,它直接决定子分布环境下监测工作的精度以至最终的监测分析结果,本文以并行和分布式计算机监测系统MS-1为例,介绍了一种全局时钟设计方案,这种设计方案结合数字技术和锁相技术,采用容错和检错设计,具有理想的精度和可靠性以及很低的连接成本,事实上,该时钟的设计思想可适用于任何分布式实时系统。  相似文献   

9.
在航天应用中,为了减少单粒子翻转效应的影响,星载计算机的RAM存储单元采用检错纠错(EDAC)设计。本文介绍了EDAC原理,并对EDAC电路组成进行改进,将数据和校验存储在一片64Kx8的SRAM中,通过FPGA内部逻辑实现EDAC功能和RAM读写控制,增加了纠错回写和纠错计数功能,并提供测试验证EDAC功能的方法。  相似文献   

10.
基于FPGA的星载计算机自检EDAC电路设计   总被引:1,自引:0,他引:1  
为了消除空间环境中单粒子翻转(SEU)的影响,目前星载计算机中均对RAM存储单元采用检错纠错(EDAC)设计.随着FPGA在航天领域的广泛应用,FPCA已成为EDAC功能实现的最佳硬件手段.本文介绍了EDAC的编码和实现,提出一种功能完善的、具有自检、自纠错功能的EDAC电路设计,并采用仿真工具对该EDAC电路的功能进行了验证.  相似文献   

11.
对国内外基于COTS(Commercial Off-The-Shelf)器件的商业卫星计算机进行了研究。针对商业卫星公司对卫星可靠性、运算性能、成本控制、研发周期等要求和实际空间运行环境,分析了目前国内外商用卫星的设计模式和特点,提出一种基于汽车级COTS器件的商业卫星单板计算机系统。在可靠性设计上采用了EDAC、双核Lock-Step等技术,选用单粒子免疫的器件的MRAM和反熔丝FPGA,在保证计算机系统安全性、可靠性、成本控制和运算性能的同时,避免了多核或多处理器冗余加固方案导致的额外软件开发成本,缩短产品研发周期。研究对基于COTS器件的商业卫星计算机的可靠性设计有一定参考价值。  相似文献   

12.
空间DSP加载系统可靠性设计   总被引:1,自引:0,他引:1       下载免费PDF全文
在空间环境中,长时间运行的空间飞行器信息处理系统存储器容易发生单粒子翻转现象(SEU),而单粒子翻转现象是导致空间飞行器失效的主要原因之一。基于此,通过分析SEU现象对不同类型存储器的影响,阐述SEU现象对加载可靠性的影响。通过重新设计加载系统结构,并引入三模冗余、检纠错编码和定时刷新FLASH存储器的方法,降低系统加载时由于SEU而失败的概率,提高系统加载运行的可靠性。  相似文献   

13.
邓志云  宋志刚  王荣 《计算机工程》2010,36(5):168-169,
在空间环境中,长时间运行的空间飞行器信息处理系统存储器容易发生单粒子翻转现象(SEU),而单粒子翻转现象是导致空间飞行器失效的主要原因之一。基于此,通过分析SEU现象对不同类型存储器的影响,阐述SEU现象对加载可靠性的影响。通过重新设计加载系统结构,并引入三模冗余、检纠错编码和定时刷新FLASH存储器的方法,降低系统加载时由于SEU而失败的概率,提高系统加载运行的可靠性。  相似文献   

14.
弹载记录器是弹上关键设备,具有存储容量大、体积小及可靠性高等特点,其存储模块与其他存储模块相比,在可靠性方面具有更高的要求;简单介绍了弹载记录器及存储模块的工作方式,针对存储模块在可靠性方面存在的隐患,从软件上对存储模块指令的识别、工作状态的转换等进行了优化设计,并将异步串行通讯应用于存储模块中,实现存储体工作状态的实时监控,与之前的存储模块相比,此存储模块工作方式更加灵活、可靠。  相似文献   

15.
基于分级缓存加速的高可靠高速星载固存设计   总被引:1,自引:0,他引:1       下载免费PDF全文
星上模块在模式切换过程会因为星载固态存储器启动过程缓慢而导致无法快速访问固存。分级缓存系统设计采用片内缓存结合小容量非易失存储器(MRAM)的硬件架构,通过在MRAM中存储文件对象头索引以及Nand Flash块元数据区索引等流程优化来加速文件系统启动操作。本设计通过数据建模和仿真实验来分析性能,并在硬件板卡上进行算法实现和测试验证,以对象为索引的启动方式耗时3.12 ms,以块元数据区为依据的启动方式耗时143.47 ms。对比传统设计架构下的耗时170.35s的启动操作,基于分级缓存加速的系统具有高可靠性同时大大缩短了固存启动时间。其系统性能提升为卫星在轨管控优化提供技术基础。  相似文献   

16.
批量化、产业化足小卫星应用领域未来的发展趋势,将多媒体技术与智能化手段用于卫星综合测试必将提高小卫星地面并行,批量同步测试的可靠性和效率;基于小卫星综合测试知识提出了一种实时监视卫星状态诊断知识库系统的架构设计方法,给出了系统的拓扑结构,对该系统的各模块原理、功能进行了系统的论述;从工程应用角度出发,分析了在设计过程中的关键技术问题.  相似文献   

17.
一种多模冗余结构存储器系统的容错设计研究   总被引:1,自引:0,他引:1  
某型飞机代码转换器存储器用于存储ARINC419总线数据的地址,针对存储器数据易丢失影响数据传输的故障,提出了采用多模冗余结构的存储器系统容错设计方案;首先研究了三模冗余结构的可靠性,分析了存储器采用冗余结构设计的可行性,在此基础上,给出了多模冗余结构存储器实现方法和逻辑电路,并对其容错性进行了分析;实际工程应用表明,采用多模冗余结构存储器设计提高了国产化代码转换器的可靠性,降低了该设备的故障率。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号