通过两个取指令部件消除流水线控制相关延迟

分支预测技术能够在一定程序上消除指令间的控制相关延迟，提高微处理器的性能，是微处理器设计的一项关键技术，一般说来，静态分支预测效率低，动态分支预测硬件复杂度高，嵌入式微处理器具有功耗低、硬件复杂度低等特点，这决定了它必须采用特殊的分支处理技术，本文提出了一种面向嵌入式微处理器的分支处理技术，利用双端口指 指令Cache,加上预期指令，在编译器的共同配合下，消除由控制相关引起的延迟，模拟结果表明，该技术具有硬件复杂度低，实现简单、控制相关消除率高等优点。     

ADμC812单片机在多通道采集系统中的应用

采用ADμC812单片机内所含的高性能自校准多通道A／D转换器和双端口SRAM－IDT7007J进行多通道模拟数据采集,主机经ISA总线读取双端口SRAM中的数据,实现了高速数据采集。     

基于流水化和滑动窗口结构的低功耗指令Cache设计

嵌入式处理器中Cache的应用极大地提高了处理器的性能,同时Cache,尤其是指令Cache功耗占据了处理器很大一部分功耗,关闭不必要的tag SRAM和data SRAM的访问,可以极大地降低功耗。提出了一种流水化的指令Cache访问机制,关闭不必要的data SRAM的访问;并且通过记录指令Cache行的信息和预测下一行的Cache形成一个Cache行滑动窗口,关闭不必要的tag SRAM访问。所提出的方法没有性能损失,在SMIC 90nm工艺下进行功耗分析,其指令访问的功耗降低50%。     

基于IEEE 1500标准的嵌入式存储器测试壳的研究

超大规模集成电路和超深亚微米技术的快速发展,促使了系统芯片(System on Chip,SoC)的产生,同时在SoC中也集成了越来越多的嵌入式存储器,因此嵌入式存储器对SoC芯片的整体性能有非常重要的影响;文章针对SoC中的嵌入式存储器的可测试性设计展开研究;文章基于IEEE 1500标准针对DRAM和SRAM设计了具有兼容性的存储器的测试壳结构,并结合BIST控制器,在Quar-tusⅡ平台上,采用硬件描述语言对测试壳在不同测试指令下的有效性和灵活性进行验证,结果表明文章所设计的测试壳结构达到了预期的要求。     

用于混合信号处理器的嵌入式MCU系统

介绍一种用于混合信号处理器的嵌入式微控制器(MCU)系统。针对系统可重构的要求,采用将存储在片外EEPROM中的指令存取到片内指令SRAM中的方法,由MCU系统读取指令并执行所需要的操作。经过SMIC 0.18 µm CMOS混合信号工艺流片,芯片面积为 1.06 mm2,工作电源电压为1.8 V。测试结果表明,该系统能正确执行指令,产生符合SPI总线协议的数据对处理器进行配置,完成所需要的功能。     

基于双端口SRAM的网闸设计

物理隔离网闸是一种应用级的安全隔离系统,主要用来解决网络安全所带来的问题。基于双端口SRAM的物理网闸隔离系统采用双端口SRAM作为数据交换区,内外网处理单元通过设备驱动接口实现交换区数据的同步访问。该系统具备数据交换快,安全性能高等特点。     

基于SRAM和STT-RAM的混合指令Cache设计

随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。     

平台式FPGA中可重构存储器模块的设计

可重构静态存储器(SRAM)模块是场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可重构性能.本文设计了一款深亚微米工艺下的16-kb的高速,低功耗双端口可重构SRAM.它可以重构成16Kx1,8Kx2,4Kx4,2Kx8,1Kx16和512x32六种不同的工作模式.基于不同的配置选择,此SRAM可以配置为双端口SRAM,单端口SRAM,ROM,FIFO,大的查找表或移位寄存器,本文完整介绍了该SRAM的设计方法,重点介绍了一种新颖的存储单元电路结构:三端口存储单元,以及用于实现可重构功能的电路的设计方法.     

嵌入式Linux在物理隔离器中的应用

传统的网络隔离方案采用的是逻辑隔离。为了达到从物理上隔离的目的，以保证更可靠的网络安全，同时保证快速的网络传输，文中提出了物理隔离器的设计方案。双Linux系统通过双端口RAM交互网络数据，并采用CPLD逻辑控制器同步双端系统，实现物理隔离和数据传输，同时在Linux内核中加入防火墙过滤，增强安全性。作为一个典型的嵌入式Linux在设备中的应用，文中阐述了开发环境建立、调试环境建立、网卡驱动实现等方面，有助于了解嵌入式Linux的开发过程和原理。     

基于SRAM接口的多路视频采集压缩模块

针对当前视频产品对在屏显示功能和接口多样化的需求,设计并实现了一种基于SRAM接口的多路视频采集压缩模块.该模块利用视频处理芯片TW2835采实现多路视频采集、在屏显示外部环境信息和画面预览,利用简单的SRAM接口与主机相接,实现了简洁的接口设计.为方便移植到嵌入式产品中,又设计了基于SRAM接口的linux2.6版本驱动.在嵌入式平台上测试得出,该模块性能稳定,处理后的图像画面清晰流畅、OSD显示正常,SRAM接口协议简单,符合视频产品的设计需求.     

3D-SRAM中的TSV开路故障模型研究

基于3D-IC技术的3D SRAM,由于硅通孔TSV制造工艺尚未成熟,使得TSV容易出现开路故障。而现有的TSV测试方式均需要通过特定的电路来实现,增加了额外的面积开销。通过对2D Memory BIST的研究,针对3D SRAM中的TSV全开路故障进行建模,根据TSV之间的耦合效应进行广泛的模拟研究,分析并验证在读写操作下由于TSV的开路故障对SRAM存储单元里所存值的影响,将TSV开路故障所引起的物理故障映射为SRAM的功能故障。该故障模型可以在不增加额外测试电路的情况下,为有效测试和解决这种TSV开路故障提供基础。     

Using march tests to test SRAMs

A unified notation is presented for static random access memory (SRAM) fault models and fault tests for these models. The likelihood that the different types of faults will occur is demonstrated using inductive fault analysis and physical defect analysis. A set of march tests is discussed, together with methods to make composite tests for collections of fault tapes. Empirical results showing the fault coverage of the different test enable SRAM users to choose the fault models of interest as well as the test     

基于FPGA测试电路的SRAM自测试研究

SRAM是微机系统中的记忆设备,用来存放程序和数据。因此对SRAM的自测试可以有效地避免存储器工作不正常给系统带来的损害。采用硬件描述语言对FPGA电路进行编程,构造SRAM测试电路。以对各种存储器常见故障模型能够有效检测的March C-算法为主要测试算法,对存储器单元进行故障测试,并将有错误的地址单元映射到备用的存储单元,以确保微机系统稳定运行。     

一种用单端口SRAM构成的FIFO的ASIC设计

提出了一种基于单端口SRAM的FIFO电路。此模块电路应用于视频图像处理芯片中,完成同步经过处理后产生相位差的亮度Y信号和色度U,V信号的功能。电路的逻辑控制部分用Verilog硬件描述语言作RTL描述设计,存储器电路用Memory Compiler编译生成的SRAM。利用NC—Sim作了仿真测试,实现了视频信号同步功能,在不增大存储器总容量的情况下完成了和用双端口SRAM构成的FIFO电路相同的功能。应用本电路的芯片已顺利完成了流片。     

基于双处理器和双口SRAM的高速图形LED屏

介绍了一种基于双处理器和双口SRAM的高速图形LED屏的硬件和软件。该系统采用两片单片机分别负责显示扫描和图形变换 ,两者通过双口SRAM连接 ,实现高速图形显示     

一款BD2/GPS双模导航芯片SoC子系统设计方案

介绍了一款北斗/GPS双模导航芯片中SoC子系统的设计方案.该子系统包括晶心公司设计的N10处理器、FPU协处理器,还包括 UART、I2C、SPI、GPIO 等基本外设.该 SoC子系统承载着软件的运行,并实现了处理器与外界的通信能力.根据上层软件的需求,该SoC子系统没有例化内存管理单元、缓存、外部中断管理单元等模块.该 SoC子系统分别例化了程序和数据SRAM,可以使处理器更快速地进行取指与访存.这些设计决策简化了该 SoC 子系统的设计,同时提高了处理器的运行速度,降低了芯片的功耗和面积.     

多芯电缆测试仪的设计与实现

随着通讯业的发展，各种工程施工中，多芯电缆的施工问题日益凸现出来，其中，各个芯线的识别是一个重要问题。本文旨在设计一个高效，操作简便的长距离多芯电缆测试工具。这个工具可以快速地对施工中的多芯电缆两端相对应的端口进行测试。并进行识别。同时也能够发现电缆中芯线的短路，断路情况。     

基于布线资源图的FPGA互连测试算法

分析基于静态随机访问内存的FPGA开关盒互连资源,提出一种自动生成且与应用无关的测试配置集算法,通过建立布线资源图,根据线网的走向动态设定各边的权重,利用改进的Kruskal算法,自动产生测试配置集。对于FPGA不同的互连结构,该算法对互连资源中的开路和短路故障的覆盖率能够达到100%,且具有测试配置个数少、运行速度快以及与具体硬件结构无关等优点。     

基于Nios II的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios II的静态随机存储器（Static Random-Access Memory,SRAM）控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试。测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定。该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统。另外设计介绍的可编程片上系统（System-on-a-Programmable-Chip,SOPC）开发流程对其它SOPC系统开发也具有一定的参考价值。     

FPGA和USB的双通道数据采集测试系统

提出了一种双通道数据采集测试系统的硬件实现方案。该系统采用FPGA芯片EP1C12Q240C6,SRAM芯片CY7C1061AV33和USB芯片CY7C68013A构成硬件框架,可通过USB总线接收上位机命令并上传采集的数据到PC。本文对该系统的硬件电路和FPGA内部逻辑设计做了详细的介绍。最后经过实际测试,该系统可以有效采集ADC输出信号,验证了设计方案的正确性。