LVDS高速数据传输设计及其在SAR处理机中的应用

针对LVDS高速数据传输,本文分析并比较了三种有效的传输方案。结合这些方案的特点和合成孔径雷达成像的需求,本文实现了使用高速时钟采样进行同步接收的LVDS传输方案。该方案有效地解决了在LVDS传输中时钟不连续,没有数传控制信号,和传输数据没有特定帧结构用于数据同步的问题。文中使用FPGA实现了该方案并完成了传输试验。结果表明,该传输系统在3m长的传输距离上可稳定地传输100MBps的数字信号。     

一种基于lvds接口的时钟恢复电路实现

本文设计了一种基于时间过采样结构的时钟恢复方案,在EP2C20 FPGA平台基于LVDS信道实现了数据流编解码和收发接口相应功能,通过5倍速同频高速采样检测数据边沿,通过这种结构,能够彻底消除在信道传输过程中叠加的数据抖动,从而消除毛刺干扰,并在接收侧同步恢复出发送端同相时钟,保证对发送端的跟踪性能.     

分布式控制系统精确时钟同步技术

为了克服传统的分布式测量和控制系统存在的诸多缺点,提出了传输和同步系统时钟的新方案.该方案采用IEEE 1588精确时钟同步协议以及在控制系统中广泛应用的以太网来实现.实现过程中,由硬件辅助生成时间戳,保证了系统对主从时钟的偏移时间和报文传输的延迟时间的测量、计算和精确控制.测试结果表明,从时钟的同步精度能够满足系统的应用需求,减少了测控系统中的专用时钟线缆的连接数,对类似的时钟同步需求具有很好的推广应用价值.     

多通道LVDS的实现及传输错误处理

低电压差分信号LVDS是下一代通讯协议采用的数据传输形式．结合并行RapidIO协议的实现给出了用CPLD器件及VHDL语言实现多通道LVDS的方法；详细讨论了多数据通道高速数据传输时由于时钟一数据错位和数据线闯延迟差异引起的传输错误；对这种传输错误处理有几种解决方案，论文采用4位通道对齐器消除4位以内的传输错误，给出了通道对齐器的实现方法及仿真波形；在RapidIO协议验证板上验证了多通道LVDS数据传输的实现方法，并通过实验测得8位并行LVDS的数据传输率可达300MB／秒，实验表明多通道LVDS实现简单，抗干扰能力强．     

基于LVDS的高可靠性远距离数据传输设计

针对数据在高速远距离传输过程中可靠性低的问题,提出了一种基于LVDS长线传输和新型8B/10B编解码的解决方案。该方案采用了国产LVDS编解码芯片,在硬件电路中加入驱动设计和均衡设计,补偿信号在长线传输中的损耗;在逻辑设计中加入了一种新型的8B/10B编解码,实现数据在传输中的直流平衡,提高传输的可靠性。经验证,该系统中LVDS串行数据可以500 Mb/s的传输速率在240 m的平衡双绞导线上实现无误码传输。     

基于FPGA的高精度同步时钟系统设计

介绍了精密时钟同步协议（PTP）的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。     

无线传感器网络整合时钟同步方案

针对多数无线传感器网络时钟同步方案存在的仅纠正时钟偏移问题,提出一种新的解决方案,整合时钟偏移同步和时钟速率同步,通过3个连续的消息传输实现单跳同步,采用分层的生成树实现多跳同步。仿真实验结果表明,与现有的同步方案比较,该方案的同步错误更小,能够获得更长的再同步周期。     

数字视频信号处理中高速数据传输的实现

本文在理论和实践两个方面阐述了数字视频处理中高速数据传输的实现.本文还介绍了TMDS和LVDS两种标准,TMDS和LVDS是信号传输过程中是一种安全,可靠的高速数据传输格式.从理论的角度阐述了TMDS跳变最小化编码实现低功耗,以及把定时和视频控制信号内嵌到数据流中来降低信号线的接口数目一系列特点.并从应用的角度以LVDS为例阐述其在PCB设计过程中具体应用.     

长缆传输中的极性兼容编解码系统设计

以井下长缆数据传输为研究对象,设计了以曼切斯特编码构成的传输系统。利用FPGA器件设计编解码器,系统中的编码头兼具同步与极性识别的特征,时钟管理系统为解码提供了重要的时钟信号,充分利用FPGA自身资源,以高速计数器的使用实现同步时钟信号的恢复并生成解码时的采样信号。通过变压器增强驱动能力实现电气隔离。在数千米的长缆传输中,整体系统的信号传输质量得以提高,布线过程更加便利。     

IIC总线和LVDS在高速数据传输接口电路中的应用研究

当前在高速数据系统中,LVDS接口已被广泛应用,为实现同系列设备之间的智能识别、自动握手以及LVDS高速数据链路通信质量的检测,利用FPGA的IO电路结构,设计一种模拟IIC总线协议电路,该IIC总线高效地实现设备之间的信息双向传递;同时利用FPGA内部丰富寄存器资源设计PRBS码型电路来检测LVDS接口芯片电路误码率;实际测试表明该多通道LVDS传输方式在2米长电缆连接能够实现数据的稳定、低误码率传输,并且在时钟频率为100 MHz时,数据传输速率高达4.68 Gb/s。