三漏CMOS磁敏开关的设计

介绍了一种新型的磁敏开关.它的磁敏感部分由2个互补的三漏MOS晶体管组成,将恒流源、放大器、施密特触发器和输出驱动管等电路集成在同一块芯片上.该磁敏开关具有稳定性能好、灵敏度高、功耗低、抗干扰等优点,单端输出灵敏度可达4V/T.由于采用了现有的硅栅CMOS工艺,实现起来更加容易.     

通信传输中电流镜放大器模块设计

本文基于0.25um N阱硅栅CMOS标准工艺,设计了一个工作电压为2.5V的CMOS单级和两级全差分运算放大器。在该设计过程中,应用理论计算与仿真设计相结合的方法对器件参数进行设定,即在应用CMOS管电流-电压公式理论计算的基础上,通过SPICE软件对电路进一步仿真设计。首先针对设计指标要求设计了单级运放,得到的性能指标如下:增益是54.14d B,单位增益带宽是536.16MHz,输出摆幅是0.81V。     

用555制作光照变音电路及停电、来电报警器

555时基集成电路又称定时器电路,是一种具有定时翻转功能的触发器电路,应用十分广泛。通常只要外接几个阻容元件,就可组成各种精度较高的脉冲振荡器、单稳态触发器、施密特触发器;并作为定时、延时、报警和自动控制等用途。555集成电路的内部结构有双极型和CMOS两种。国产的5G1555和CB555为双极型时基电路;CC7555和CB7555为CMOS单极型时基电路。国外的NE555为双极型;ICM7555为CMOS单极型的。双极型555的工作电压为4.5～16V,输出电流较大(100～200mA)能直接驱动继电器等负     

MEMS电容式压力传感器片上接口电路测试分析及改进

对电容式压力传感器片上接口电路测试结果进行分析.针对电路中施密特触发器存在较大的寄生电容以及阈值电平较难调整的问题,提出了改进型施密特触发器,仿真结果表明:改进施密特触发器传输特性与原触发器类似,却大大减少了寄生电容,阈值电平也容易调整.同时提出了负电容等效电路,解决了接口电路因初值电容偏大,所导致接口电路灵敏度偏低的缺点,并通过PSPICE仿真,验证了负电容改善接口电路的灵敏度的可行性.     

基于环形振荡器的绑定前硅通孔测试

硅通孔(TSV)的电阻开路故障和泄漏故障会降低三维集成电路的良率和可靠性,为在制造流中尽早排除故障TSV,提出一种基于环形振荡器的绑定前TSV测试方法.首先将环形振荡器的TSV接收器分为一般反相器和施密特触发器,并比较这2种环形振荡器的测试分辨率;然后把施密特触发器作为TSV接收器引入绑定前TSV测试;为防止误测或误诊断,采用多个低电压测试TSV.基于45 nm PTM CMOS工艺的HSPICE模拟结果表明,与现有同类方法相比,该方法具有更高的测试分辨率,且能测试大电容TSV和同时存在电阻开路故障和泄漏故障的TSV.     

基于AD8302的高精度幅相检测系统的设计

为了提高幅相测量精度、简化电路,扩展频率范围,介绍了一种用于RF/IF幅度和相位测量的AD8302芯片;并利用此芯片和单片机组成高精度幅相检测系统,主要是以实现两路模拟输入信号的相位差和幅度比测量为目的;并利用分频器、施密特触发器和D触发器组成相位极性判断电路,扩展相位测量范围为0～360°;该系统能精确测量两输入信号的幅度比和相位差,测试结果表明基于AD8302的幅相检测系统具有精度高、抗干扰能力强等优点.     

异或门的低功耗设计

在分析了现有典型的异或门电路的基础上,提出了基于传输管逻辑的低功耗异或门的设计。本文电路实现了内部节点信号的全摆幅,使之具有较强的驱动能力,且避免了后级反相器中亚阈功耗的产生,实现了电路的低功耗。在3.3v和1.8v电源下,经PSPICE在0.24um工艺下模拟,与已发表的异或门电路相比,新提出的电路功耗和功耗延迟积的改进分别高达36.5%和68.0%,说明本文设计的异或门电路在功耗和延迟方面具有优势。     

65nm工艺下单粒子加固锁存器设计

随着工艺尺寸的缩减,单粒子引发的软错误成为威胁电路可靠性的重要原因.基于SMIC 65 nm CMOS工艺,提出一种单粒子加固锁存器设计.首先针对单粒子翻转,使用具有状态保持功能的C单元,并且级联成两级;然后针对单粒子瞬态,将延迟单元嵌入在锁存器内部并与级联C单元构成时间冗余;最后选择基于施密特触发器的电路作为延迟单元.实验结果表明,相比已有的加固设计,该锁存器不存在共模故障敏感节点,还能容忍时钟电路中的单粒子瞬态;版图面积、功耗和时钟电路功耗分别平均下降30.58%,44.53%和26.51%;且该锁存器的功耗对工艺、供电电压和温度的波动不敏感.     

CMOS触发器在CP边沿的工作特性研究

CMOS触发器CP边沿时间与器件参数的关系,用实验展现了CP边沿时间过长时出现的异变现象,分析了传输门在CP边沿的共同导通问题,提出了CMOS触发器在CP边沿工作的电路模型,推导了CP边沿时间的计算公式,完善和深化了CMOS触发器动态工作电路理论。     

基于CMOS功耗特性的隐性脉冲触发器设计研究

由于集成电路信号频率不断升高,尺寸不断缩小,给电路功耗控制带来严峻挑战,触发器作为主要组件,是控制功耗增加的关键要素,因此,设计了一种低功耗隐性脉冲触发器.为尽可能降低触发器功耗,针对其电路的核心功率器件CMOS进行功耗特性分析,计算各种工作状态下的功耗影响关系,给触发器设计时的功耗规避提供参考.在考虑功耗指标的同时,受电路尺寸影响,功耗与延迟产生互相博弈,于是引入TGL比较器,避免时钟控制时对MOS比较器逻辑的依赖,改善时钟控制精度,降低时间延迟.触发器工作过程包含脉冲阶段与锁存阶段,时钟控制信号会随着输入信号的变化介入或退出,从而抑制无效时钟信号,降低MOS工作状态的切换次数.通过触发器瞬态波形、功耗指标与延迟指标的仿真,验证了设计的低功耗隐性脉冲触发器逻辑控制精准,有效降低了时钟信号的冗余度,功耗指标和延迟指标均得到了显著提升.     

一种用于人体传感器网络的接收器模拟前端

设计了一种用于人体传感器网络的低功耗接收器模拟前端,电路物理层信道利用人体进行通信,并采用了一种宽带信号传输技术,可以在0.8 V电压供电,100 mV输入敏感度条件下传输20 Mb/s的数据。片上的电压偏置电路提供了50Ω的输入阻抗。放大器采用了一种低压低功耗的Cascode结构,具有58 dB的增益,25 MHz的增益带宽积。另外采用了一种结构简单,功耗极低的电流反馈型Schmitt触发器。电路采用SMIC0.13μm标准CMOS工艺设计,面积0.02 mm2,供电电压0.8 V,功耗仅为2.2 mW。     

Low power high-speed multithreshold voltage CMOS bus architectures

Low power, high-speed bus architectures, based on low swing voltage technique, using multithreshold voltage transistors are proposed in this paper. Three different classes of driver/repeater/receiver circuits are introduced. The driver circuits are comprised of high threshold voltage MOSFET transistors, in order to reduce their output swing level voltage. For re-pulling up the low swing voltage to full swing, innovated high-speed, cross-coupled latch, voltage receiver circuits are used. In applications having high load capacitance due to long interconnections, novel repeater circuits based also on multithreshold voltage technology are introduced. Using 0.5 μm multithreshold voltage process technology and 1 V supply voltage, SPICE measurements showed up to 45% improvement in the power delay product.     

Design and analysis of carbon nanotube FET based quaternary full adders

CMOS binary logic is limited by short channel effects, power density, and interconnection restrictions. The effective solution is non-silicon multiple-valued logic (MVL) computing. This study presents two high-performance quaternary full adder cells based on carbon nanotube field effect transistors (CNTFETs). The proposed designs use the unique properties of CNTFETs such as achieving a desired threshold voltage by adjusting the carbon nanotube diameters and having the same mobility as p-type and n-type devices. The proposed circuits were simulated under various test conditions using the Synopsys HSPICE simulator with the 32 nm Stanford comprehensive CNTFET model. The proposed designs have on average 32% lower delay, 68% average power, 83% energy consumption, and 77% static power compared to current state-of-the-art quaternary full adders. Simulation results indicated that the proposed designs are robust against process, voltage, and temperature variations, and are noise tolerant.     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

一个低抖动比1GHz环形VCO的设计与实现

通过对Weigandt模型进行噪声分析,采用一种改进的差分延迟单元结构,成功设计了一个稳定输出1 GHz的环形压控振荡器。同时,采用SMIC 0.18μm标准CMOS工艺流片,在输出端增加钳位管和正反馈管使输出电位能够快速转变为给定值,已达到高速振荡频率和较低噪声比的效果。流片后测试结果表明,当控制电压为30μV～800 mV时,输出频率可达740 MHz～1.3 GHz,并与输入电压之间呈现良好的线性性;在中心振荡频率为1 GHz时,噪声电压与信号电压的比满足设计要求。     

同心圆柱环型电容式肥液浓度传感器设计与试验

设计了一种同心圆柱环型电容式肥液浓度传感器,主要由稳压器、10MHz有源晶振、施密特触发器、电容传感器和真有效值检测器组成,检测结果以直流电压形式输出.在8×10 -1~1×10 -3mol/L浓度范围内,配置一系列待测肥液对传感器进行了试验:1)标定试验结果表明传感器输出电压与浓度对数呈线性负相关,决定系数R2>0.987;2)温度变异性试验结果表明传感器输出电压与肥液温度呈线性正相关,其决定系数R2=0.98417;3)稳定性试验结果表明同一浓度下连续测量10 h内测量最大差值为0.0003 mol/L,传感器稳定性良好;4)验证试验结果表明最大检测误差为9.8%.满足在线检测的实际应用要求.     

下肢骨骼服全过程运动控制研究

为了实现下肢骨骼服的全过程运动控制,提出了对下肢骨骼服进行分阶段控制的策略.根据人体运动数据将下肢骨骼服的运动划分为摆动阶段和支撑阶段;根据这2个阶段的特点,摆动阶段采用灵敏度放大控制方法,支撑阶段采用位置控制方法,利用脚底压力传感器信号实现两种状态下控制器的切换.分阶段控制策略既利用了灵敏度放大控制的优点,避免了在使...     

一种高动态范围的视觉功能修复电路

为帮助视网膜病变患者有效恢复视觉能力,提出了一种输出信号频率与入射光强度成比例的视觉功能修复电路.该电路由光电探测器、施密特触发器和充放电控制回路等构成.在为光电探测器建立起精确的PSPICE宏模型的基础上,利用标准的0.6 μm CMOS工艺完成了电路的设计和特性模拟.电路具有像元面积小(2 100 μm2/pixel)和功耗小(平均2.3μW/pixel)的特点,满足了视网膜电路高集成度和射频供给能源的要求.同时,新电路的动态范围达到了70 dB,是相似拓扑结构视网膜刺激电路的数十倍,因此更适合用于视网膜的功能修复.