基于FPGA硬件策略的入侵检测的研究

通过对入侵检测原理的分析,提出了一个基于FPGA硬件策略的IDS原型.数据分发功能由数据预处理模块完成,对数据包的分析检测通过多软核并行处理的方法来提速,并采用协处理器来加速完成模式匹配过程,系统的控制和管理功能由主控模块来完成,可以根据需要增加硬件和自定义指令来提高系统性能.实验结果表明,在入侵检测系统中采用硬件策略比软件实现具有更好的性能.     

TPC码译码器硬件仿真的优化设计

介绍一种TPC码迭代译码器的硬件设计方案,基于软判决译码规则,采用完全并行规整的译码结构,使用VHDL硬件描述语言,实现了码率为1/2的(8,4)二维乘积码迭代译码器,并特别通过硬件测试激励来实时测量所设计迭代译码器的误码率情况,提出了优化设计方案,和传统的硬件仿真方法相比大大提高了仿真效率。仿真结果证明该译码器有很大的实用性和灵活性。     

RSA协处理器与F2812接口设计

采用RSA协处理器作为嵌入式VPN服务器中RSA运算核心部件,给出了其与主控制器F2812间的硬件接口设计、供电电源系统的设计,并进行了与硬件接口相关的软件模块设计与实现。经系统调试及测试,RSA运算速度达到预期性能,可以满足嵌入式VPN服务器的要求。     

98＇十大趋势

更快．更便宜、更容易使用。要预测98年昕有硬件设备的趋势．您不必是位火箭科学家一一正如同要预测大多数软件会占用更多的磁盘空间和消耗史多的CPU周期时．您不必是位天才人物耶样．     

可重构计算综述

可重构计算是一种介于软件和专用硬件之间的新的求算方式,其兼具了软件的通用性和硬件的高效性,20世纪90年代以来,随着电子技术和计算机技术的不断进步,可重构计算正适步成为一个新的研究热点,目前,可重构计算已经广泛应用于高速数字滤波器、图像压缩、密码处理,硬件演化计算、定制计算(Custom Computing)、嵌入式系统等领域,本文对可重构计算的定义,分类,国内外研究现状和常见的研究方向和方法做了较为详细的介绍,其中包括一些最新的研完成果和方法,供从事该项研究的人员参考.     

一种通用安全协处理器

基于加解密算法中访存频繁、循环执行与其边界和数据运算长度存在一一对应关系的特性,提出一个快速实现多种算法的指令集,其中包括基于该指令集五级流水硬件的实现。从软件和硬件层面上设计并实现一个完整的通用安全协处理器原型系统。实验表明该协处理器具有良好的结构和功能。     

PLC协处理器板的VME总线接口系统

总线接口系统是ＰＬＣ协处理器与宿主机之间交互的硬件通道。它的设计需要满足ＰＬＣ协处理器在交互作用方面的功能要求，同时要满足宿主机总线及操作系统在硬件和软件方面的各种协议。本文讨论了在ＳＵＮ－ＯＳ环境下，基于ＶＭＥ总线的数据传输，作为总线主设备的ＤＭＡ传输和从设备传输的优缺点。对传输速度进行了实验比较，确定了简洁可靠的方案。采用优化设计以及ＦＰＧＡ技术，实现了Ｐｒｏｌｏｇ／Ｌｉｓｐ协处理器板与Ｓｕｎ     

浮点协处理器在嵌入式组合导航计算机中的应用研究

为了提高导航计算机的浮点运算性能,满足组合导航系统实时性的要求,在基于FPGA的嵌入式导航计算机中,利用新型FPGA的片内逻辑资源,设计出专门用于浮点运算的协处理器单元,实现了组合导航浮点运算的硬件执行。为了使浮点运算协处理器的性能充分发挥,对组合导航软件的代码进行了优化。实现了嵌入式导航计算机硬件和软件性能同步提高。使用真实导航数据进行了测试,结果表明,系统的浮点运算性能大大提升,达到了预期的实时性能改善效果。     

一种高速条码信息采集与处理系统

一种新的高速条形码采集与处理系统,硬件由单片机加移位寄存器构成,软件采取了若干提高容错性的措施。     

基于硬件描述语言的IPv6报文解析器设计

本文针对IPv6网络协处理器中应用普遍的IPv6解析器,提出一种解析器的硬件实现方法,分析了各个模块的功能和实现方式。并用硬件描述语言verilog搭建HDL模型,进行了仿真和逻辑综合。同时使用相关的EDA工具加以验证。