两段式虚拟网络功能硬件加速资源部署机制

设计硬件加速机制,解决软件定义网络/网络功能虚拟化（SDN/NFV）架构中虚拟网络功能（VNF）的性能受限问题,成为当前的研究热点。在引入VNF硬件加速资源后,如何实现对加速资源的统一管理和部署,是亟待解决的问题。为此,首先提出了基于服务器端加速卡和OpenFlow交换机的VNF加速资源的统一管理架构;在此基础上,对加速资源部署问题进行建模,通过分析VNF加速资源对服务链映射的影响,提出了VNF加速资源部署策略的评价指标;最后,设计了两段式的加速资源部署算法求解该问题。实验结果表明,与只考虑节点单一属性的部署算法（SARD）和均匀部署算法（UARD）相比,所提机制能够优化部署加速资源,加速资源承载的流量和加速资源的利用率分别提升41.4%和14.5%。     

面向粗粒度数据流网络处理器的混合定制硬件加速

本文针对控制流网络处理器固定拓扑结构的限制及指令集并行性开发的不足,将粗粒度数据流设计思想引入到网络处理器体系结构设计中,提出了一种新型粗粒度数据流网络处理器体系结构-DynaNP。DynaNP利用处理引擎(PE)内控制流执行方式获得较高的可编程性,还利用PE间数据流执行方式开发了报文处理中的任务级并行性。为了进一步提高DynaNP的系统流量,面向DynaNP的多核及数据流特性,设计了混合定制硬件加速机制,并详细介绍了实现混合定制硬件加速的关键技术,通过提供统一的混合定制硬件加速接口,可以支持定制指令和协处理器两种典型硬件加速器。     

数据流Java并行程序设计模型的设计、实现及运行时优化

提出了一种具有数据流特征的Java并行程序设计模型,并针对该模型提出了一种基于运行时信息反馈的自适应优化算法,使得运行时系统可以利用数据流程序所暴露出的数据并行性,加速程序的运行.此外,在该模型中加入了数据流多态的概念,扩展了该模型的面向对象特性.在一个实际的开放源码Java虚拟机中实现了上述程序设计模型及优化方法.在实际多核多线程机器上的实验结果表明,所提出的程序设计模型及优化能够充分利用硬件的并行处理能力,显著地提高了程序的性能.     

用于深度学习训练加速的自适应框架设计

用FPGA加速深度学习算法的训练过程通常需要较长的开发周期和丰富的硬件设计经验.为了应对这一挑战,设计了一种基于自适应模板技术的深度学习算法训练加速框架,在应用规模、并行调度策略、资源使用和功能扩展上进行了深入的研究并提出了相应的优化策略.采用CPU-FPGA异构加速模板技术,提出了自适应的上层模型编译框架实现与不同硬件加速资源的适配.这种基于定制模板的软硬件协同设计可以很好地适配不同的FPGA芯片并支持算法的快速迭代.用图神经网络算法数据进行加速对比实验,实现了与CPU相比7～41倍的速度提升.     

基于网卡虚拟化的高性能容器网络设计

单根I/O虚拟化技术为传统数据中心提供高效的服务器整合能力和灵活的应用部署能力,通过将多个网卡直通到虚拟机,减少额外包复制带来的性能损失,使得网络I/O具有接近主机的性能。然而,在网络功能虚拟化场景下单独使用单根I/O虚拟化技术会降低传统数据中心的网络I/O虚拟化性能。针对网络功能虚拟化长链场景,结合单根I/O虚拟化技术和软件虚拟化技术,设计基于网卡虚拟化的高性能容器网络。通过转发模块判断网络流量的目的地址,寻找最优的流量转发路径,实现流量的灵活转发。利用基于脚本程序的自动化部署模块,对每个节点业务进行支持动态增删服务的配置,便于用户对网络进行管理和修改。实验结果表明,在网络功能虚拟化长链场景下,相比单根I/O虚拟化技术,该网络延迟降低约20%,同时能够有效提高网络吞吐量,解决数据中心的网络I/O虚拟化问题。     

时域有限差分算法的FPGA加速技术研究

针对各种嵌入式应用中对实时电磁场计算的需求,提出了一种新的时域有限差分法的硬件方法,采用FPGA作为硬件加速部件,加速电磁场时域有限差分算法(FDTD)的计算.采用滤波器技术重新改写时域有限差分法,将时域有限差分法的求解变成对应的硬件滤波器的设计问题,通过设计合适的滤波器完成时域有限差分的计算.实验结果表明,与时域有限差分算法的软件执行相比,硬件实现可以获得5倍左右的性能加速,能够充分发挥FPGA的计算性能.本研究能够进一步扩展时域有限差分算法的应用领域,尤其是扩展到以前因为计算性能无法应用的领域.     

基于NetMagic平台的MD5算法硬件加速模型

针对MD5软件实现方法存在占用资源大、安全性差等缺点,提出了基于NetMagic平台的MD5硬件加速模型设计方案,并基于ModelSim和NetMagic平台对提出的非流水线与流水线硬件加速模型进行验证、分析。相比非流水线硬件加速模型,流水线硬件加速模型能提高MD5运算效率5倍,可用于网络处理器等硬件加密引擎,有效提高网络处理器等硬件设备的安全性和处理效率。     

面向网络安全资源池的智能服务链系统设计与分析

传统网络安全架构通过将流量引导经过硬件形式的网络安全功能设备来保障网络安全,该架构由形式固定的硬件组成,导致网络安全区域部署形式单一,可扩展性较差,在面对网络安全事件时无法灵活地做出调整,难以满足未来网络的安全需求。面向网络安全资源池的智能服务链系统基于软件定义网络与网络功能虚拟化技术,能够有效解决上述问题。基于网络功能虚拟化技术新增虚拟形式的网络安全功能网元,结合已有的硬件网元构建虚实结合的网络安全资源池,并基于软件定义网络技术实现对连接网元的交换设备的灵活控制,从而构建可动态调节的网络安全服务链;基于安全日志检测与安全规则专家库实现对网络安全事件的检测与生成对应的响应方案,从而能够在面对网络安全事件时通过集中式控制的方式实现服务链的动态智能调节;对服务链的部署过程进行数学建模并设计了一种启发式的服务链优化编排算法,实现服务链的优化部署。通过搭建原型系统并进行实验,结果表明,所设计系统能够在面对安全事件时在秒级时间内完成安全事件的检测,并能够在分钟级时间内完成对安全服务链的自动调整,所设计的服务链优化部署算法能够将服务链对虚拟安全资源池中资源的占用降低 65%。所设计系统有望运用于园区与数据中心网络出口处的网络安全区域,简化该区域的运维并提高该区域的部署灵活度。     

墓于MIPS架构的内存虚拟化研究

内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于MIPS架构处理器提出一种软硬件协同的内存虚拟化方法,在不增加硬件支持的情况下提高内存虚拟化性能.提出的多层虚拟地址空间模型不仅可以解决MIPS架构处理器存在的虚拟化缺陷,而且可以在已有的内存虚拟化方法上提高性能.在多层虚拟地址空间模型的基础上,提出基于地址空间标识码(address space identity,ASID)、动态划分的旁路转换缓冲(translation lookaside buffer,TLB)共享方法,降低了虚拟机切换的开销.最终,在MIPS架构的龙芯3号处理器上实现了系统虚拟机VIRT-LOONGSO)N.性能测试表明,提出的方法可以提高大多数测试程序的性能,达到二进制翻译执行性能的3～5倍,并在TLB模拟方法的基础上提高了5％～16％的性能.     

嵌入式Linux中图形界面硬件加速的优化设计

许多的显卡芯片提供了硬件加速功能,如何充分利用嵌入式系统有限的硬件条件、提高GUI的性能是嵌入式系统开发中的一个重要环节。文章分析了嵌入式Linux系统中GUI实现硬件加速的一般方法,设计实现了一种应用范围较广泛且更为规范的加速方案。