多抽样率Gabor变换并行算法的FPGA仿真和设计

Gabor变换在信号处理领域被公认为十分有效的时频分析方法,然而却因为Gabor变换算法具有较高的计算复杂性而限制了其实时应用,最近提出的基于多抽样率滤波实现离散Gabor变换的并行算法可很好地解决实时应用问题。讨论用FPGA来实现多抽样率Gabor变换并行算法的仿真,并运用Quartus II 9.0和modelsim等软件以及Verilog硬件描述语言来辅助设计。     

基于FPGA的机载PWM信号转换器仿真与实现

无人机系统常采用脉冲宽度调制信号(PWM)控制舵机执行机构,在进行飞行控制系统闭环半物理仿真中,需要实时采集舵机控制信号作为无人机模型的控制输入,进而构成闭环仿真.提出并实现了一种以FPGA为核心的PWM信号转换器的设计,给出了PWM信号转换器各部分模块的详细设计,并用Verilog在FPGA中实现了其全部功能.在对FPGA设计的PWM信号转换器模块功能仿真和时序仿真正确后,下载到Altera开发板中进行验证.测试结果表明,利用FPGA设计的PWM信号转换器模块具有测量精度高、简单高效的特点,满足了实时仿真的要求.     

基于布通率的FPGA装箱算法

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%. 算法的时间复杂度仍然是线性的.     

基于短时能量和短时过零率的VAD算法及其FPGA实现

介绍了一种基于短时能量和短时过零率的VAD算法,并对该算法进行了硬件实现。对其中主要的运算模块——滤波器和平方器模块,在硬件实现方法上进行了优化和改进,取得了较好效果使其在保证实时性要求的同时节省了资源,为进一步向低成本器件上移植或系统中作为IP模块应用提供了可能性。     

低成本网络数据传输存储系统的FPGA实现

三维LED显示阵列显示一帧立体图像需要很大的图像数据,针对它的数据可靠传输的问题,提出了一种一对多远程网络数据传输存储系统的具体连接和实现方案.该方案应用了现场可编程门阵列(FPGA)以及Verilog HDL编程技术,结合了Intel 28FJ3A系列Flash芯片和DM9000A以太网控制芯片,实现了立体图像的同步显示和储存,网络传输速度可以达到100Mbps,具有低成本、低功耗、高速率等特点.     

基于OFDM的井下遥测系统的FPGA实现

传统测井系统中,测井电缆上应用单载波调制技术进行数据传输,传输速率低,带宽受限,严重制约了测井系统尤其是成像测井系统的发展.OFDM(正交频分复用)技术信道利用率高,抗干扰能力强,应用OFDM技术能够较好地解决以上测井数据传输的问题.在分析了传统测井电缆传输的信道特性和正交频分复用技术原理的基础上,使用Altera 公司的DSP Builder软件设计了一种基于OFDM技术的井下数据遥测系统,并在Altera公司的Stratix EP1S25系列FPGA开发板上实现系统的仿真和验证.     

高速Link口通信协议的研究及其FPGA实现

在对TigerSHAKC芯片上自带的Link口通信协议进行研究的基础上,提出其在FPGA上实现的方法,并编写了代码在ALTERA公司的STRATIX Ⅱ FpGA EP2S60F67214进行了工程实现,测试结果表明:在FPGA上实现的Link口传输速度可达500MB/s,且能够与TigerSHARC自带的Link口完全兼容,该Link口在FPGA上的实现为TigerSHARC&FPGA之间的互联提供了一种新的框架结构,具有一定的实用和推广价值.     

基于DSP和FPGA的多相变频控制器的设计与实现

为了解决多相变频控制系统驱动信号多、对实时性要求高的问题,设计了一种基于DSP和FPGA的多相变频控制器。提出一种利用三相PWM信号产生单元构建多相PWM发生器的设计方法。该多相变频控制器可以对任意相数、任意调制波波形进行在线设置及多种控制方法的选择。实验结果证明了该多相变频控制器具有通用、灵活、可靠的特点。     

利用FPGA实现的多通道同步数据采集卡

介绍了一种基于PC104总线的多通道高速同步数据采集卡的设计方法,硬件上采用FPGA进行控制逻辑设置和数据缓存的实现,简化了硬件电路,同时也提高了其使用的简易性和配置的灵活性,具有准确和快速的特点。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

基于多相滤波高效结构的宽带DDC及其FPGA实现

针对雷达数字接收系统中存在前端A／D输出的高速数据流与后端DSP的低吞吐率之间难以匹配的问题，从传统数字下变频的结构出发，推导出宽带数字下变频的多相滤波高效结构，信道之间重叠50％，采用并行结构实现高速、高效滤波，只计算被抽取点数据，极大地提高了运算效率及算法的工程可实现性。计算机仿真及用大规模现场可编程门阵列的硬件实现验证了此方法的正确性和有效性。     

JPEG2000 MQ编码算法的优化和FPGA实现

MQ编码是一种无损数据压缩技术,已被JPEG2000标准采用,其高复杂度成为JPEG2000系统实现的速度瓶颈。本文在分析MQ编码算法软件流程的基础上提出了一种优化的基于流水线处理的MQ编码算法;并利用Xilinx FPGA的可编程特性详细地将此算法模块化,最后实现仿真验证。结果表明,该算法在有限资源消耗情况下最高运算时钟频率可达89.8MHz,算法对于压缩速度要求严格的JPEG2000实现具有一定实用价值。     

BP神经网络FPGA实现结构的优化设计

为了实现反向传播（back propagation,BP）神经网络的现场可编程门阵列（field programmable gate array,FPGA）处理速度的提升和资源消耗的降低,提出一种总体设计和关键模块融合优化的BP神经网络的FPGA实现结构。利用定点数据量化和流水线结构,提高系统的处理速度;采用二次方程多段拟合Sigmoid激活函数,降低计算复杂度;通过调整并行转串行模块与激活函数模块的处理顺序,减少了95%的激活函数模块的使用,降低了资源消耗;采用一种网络原始权值读取与更新权值存储交替流水进行的双端口RAM存取方法,以提高数据存取的速度、降低存储资源消耗。经过对硬件优化设计的字符和服装识别实验验证,结果表明,优化后的总逻辑单元使用率为原来的31%。在FPGA中优化结构实现单样本前向传播与反向传播所用时间为24.332μs,为软件MATLAB实现时间的45.63%,提高了BP神经网络的运算速度。     

基于FPGA的高速网络入侵检测系统

处理速度成为制约基于软件的网络入侵检测系统性能的瓶颈。文中提出了用可重配置硬件(FPGA)和商用千兆以太网MAC实现的网络入侵检测系统体系结构。在该体系结构中,网络数据包的特征匹配以及复杂协议分析等高强度的计算均由可重配置硬件电路完成,而使主机CPU更专注于对复杂入侵方式的检测和对入侵行为的实时响应。分析表明,该体系结构能够快速适应入侵特征变化对硬件电路的重配置需求,使网络入侵检测系统可以以线速处理网络数据包。     

面向卷积神经网络的FPGA加速器架构设计

随着人工智能的快速发展,卷积神经网络(CNN)在很多领域发挥着越来越重要的作用。分析研究了现有卷积神经网络模型,设计了一种基于现场可编程门阵列(FPGA)的卷积神经网络加速器。在卷积运算中四个维度方向实现了并行化计算;提出了参数化架构设计,在三种参数条件下,单个时钟周期分别能够完成512、1024、2048次乘累加;设计了片内双缓存结构,减少片外存储访问的同时实现了有效的数据复用;使用流水线实现了完整的神经网络单层运算过程,提升了运算效率。与CPU、GPU以及相关FPGA加速方案进行了对比实验,实验结果表明,所提出的设计的计算速度达到了560.2 GOP/s,为i7-6850K CPU的8.9倍。同时,其计算的性能功耗比达到了NVDIA GTX 1080Ti GPU的3.0倍,与相关研究相比,所设计的加速器在主流CNN网络的计算上实现了较高的性能功耗比,同时不乏通用性。     

基于PDLMS算法的数字波束形成以及FPGA实现

采用高并行度的并行延时最小均方(PDLMS)算法，用现场可编程门阵列(FPGA)实现自适应数字波束形成模块。使用VHDL完成了该算法在硬件上的实现，同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单，易于实现。     

基于FPGA的动作电位提取系统设计与实现

利用生物电测量技术的微电极,可以采集到神经元发放的动作电位,这为后续脑神经活动的研究提供有效的依据.但是如何将采集到的信号中的动作电位有效地提取出来,是信号处理领域的一个重要的课题.在实际过程中,动作电位非常稀疏,有必要对冗余信息进行滤除.该文将神经信号进行滤波放大和AD采样后,利用FPGA电路实现了动作电位的阈值法检测,滤除了大量的冗余信号,简化了后续的处理过程.实验表明:该电路能够实现动作电位的实时检测与发送,同时记录每个动作电位到来的时刻.     

分数抽样率变换中线性相位FIR滤波器多相分解的对称性研究

为提高分数抽样率变换系统的计算效率, 在讨论其滤波器多相分解结构的基础上, 利用线性相位FIR滤波器的系数对称性, 构造多相分解系数的中心对称矩阵, 推导出适用于任意分数抽样率和任意滤波器阶数的高效实现方法, 并给出所需乘法与加法运算量的计算公式. 测试结果表明, 与直接计算相比, 采用本文方法可减少50%乘法运算和30%加法运算, 计算效率显著提高.     

基于FPGA的GIFT分组密码算法实现

GIFT算法作为PRESENT算法的改进版本,结构上更加简洁高效,在FPGA上运行时,性能仍然存在提升空间。对此提出了一种新的实现方案,通过将算法的40轮迭代计算优化为20轮迭,并将加解密与轮密钥生成操作并行执行。在xc6slx16 FPGA平台综合后,频率可达194 MHz,吞吐量可达1.2 Gbps,消耗时钟周期21个,结果表明,所提方法相比现有工作具有更好的性能表现和更少的时钟周期消耗,实现在FPGA上高速运行是切实可行的。     

MUSIC算法的FPGA实现

针对多重信号分类（MUSIC）算法计算复杂度高,难以实时实现的特点,给出了适用于均匀线阵的实数化预处理算法和实用的空间谱定义,并选择了适合FPGA硬件实现的特征值分解算法,给出了MUSIC算法FPGA实现的整体架构。仿真实验结果表明,该FPGA实现能够完成MUSIC算法的准确、快速计算。