SoC可测性技术研究

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.介绍了可测性设计技术常用的几种方法,从芯核级综述了数字逻辑模块、模拟电路、内存、处理器、第三方IP核等的测试问题,并对SoC可测性设计策略进行了探讨,最后展望了SoC测试未来的发展方向.     

大型察打一体无人机系统级测试性试验技术与应用

针对大型察打一体无人机机载系统故障逻辑测试、系统级测试性评估的需求,研究并实施系统级测试性试验技术.机载系统具有系统组成复杂、交联关系复杂、故障影响关系复杂等特点,相对于成品级测试性试验,在试验实施关键环节、故障注入方法、试验评估等方面有重要区别.因此,在目前测试性试验技术的基础上,根据系统级测试性试验的需求,从试验方案、故障注入方法和试验实施这3个方面开展研究,提出了一套机载系统级测试性试验技术方法,并在大型察打一体无人机飞机管理系统、任务系统和机载链路系统上实际应用,为系统测试性指标评估提供了有力支撑.     

基于TestWorks平台的自动测试系统的设计与实现

针对军用电子设备基地级维修保障的需求,描述了采用组件技术和面向对象方法设计实现的、基于数据库的TestWorks测试软件平台,并设计和实现了基于该平台的自动测试系统.实践证明,TestWorks降低了对ATS开发人员的编程要求,提高了自动测试系统的开发效率.基于该平台的自动测试系统有效解决了军用电子设备基地级保障的检测诊断问题.     

基于边界扫描技术的复杂电子设备系统级测试研究

以提高复杂电子设备系统级测试能力为目的,在对边界扫描技术进行研究的基础上.论述和总结了基于边界扫描的电子设备系统级测试的硬件结构、测试方案和测试装置,并提出了软件系统的结构设计;同时,按照IEEE1149.5标准的MTM—BUS总线进行了结构设计和功能仿真;实验结果表明,基于边界扫描的系统级测试技术能够广泛应用于现代电子设备,特别是MTM—BUS总线结构具有快速、准确、简单等特点;该研究和设计不仅对复杂电子设备系统级测试技术进行了总结,而且对改善电子设备系统级测试性能具有十分重要的指导意义。     

串级调速系统中的变流技术

高压大容量电机采用的串级调速是高效稳定的调速方法,其变流技术直接决定了串级调速的调速性能。文章对基于不同变流器的串级调速系统进行分析与研究,对完善串级调速系统的设计、促进变流技术的发展有一定意义。     

船舶系统测试性设计

针对船舶系统设备的故障诊断需求,选择了基于IEEE1149系列边界扫描技术进行系统级测试性设计,提出了基于FPGA的总线控制器主/从模块设计技术途径,达到了提高系统级测试性水平的目标。     

基于B/S架构GPS手机实时追踪系统的研究

文章研究了基于B/S架构的GPS手机追踪系统的设计与原型,并详细讨论了系统基于用户应用的扩展设计和客户端地理信息服务的实现技术,提出了GPS手机终端与WEB服务器结合的应用思想.在此基础上设计了一种基于用户的手机实时跟踪系统应用框架,最后在JAVA开发平台上实现了这样一个系统.从实践论证了手机终端与J2EE技术集成的可行性.     

基于系统虚拟化的安全技术研究

为提高操作系统和应用程序的安全性,研究了系统虚拟化的相关技术,讨论典型的基于系统虚拟化技术的安全技术应用和系统.根据研究目标的软件层次,分别从应用程序安全、操作系统安全和虚拟机监控器自身安全性三方面,对当前的研究现状和未来的发展趋势进行了分析和归纳.设计一种基于系统虚拟化技术实现对恶意软件透明安全的动态调试分析方案,通过在Intel-VT平台上实现系统原型,验证了该方法的可行性和有效性.     

基于分布式架构的网络考试系统的设计

针对早期的基于C/S结构或简单B/S结构的网络考试系统已经满足不了实际应用需求,研究开发了一套能适应大型网络考试需求的分布式B/S结构的通用网络考试系统,提出了基于3级管理架构的考试系统方案。从网络架构、总体功能、业务流程和安全4个方面进行了设计,并用JSP和SQL数据库技术实现了基于分布式架构的网络考试系统。     

基于Internet分布式考试系统的设计与实现

针对早期的基于C／S结构或简单B／S结构的网络考试系统已经满足不了实际应用需求，研究开发了一套能适应大型网络考试需求的分布式B／S结构的通用网络考试系统，提出了基于3级管理架构的考试系统方案。从网络架构、总体功能、业务流程和安全4个方面进行了设计，并用JSP和SQL数据库技术实现了基于的Internet分布式考试系统。     

集成电路设计的系统级描述语言SystemC

人们提出了软件硬件协同设计的设计方法，以克服传统的将软件和硬件分开的设计方法对于SOC的设计存在的缺陷。SyStenlC是顺应这种发展趋势而产生的系统级描述语言。它是一种通过类对象扩展和基于C／C 的建模平台，支持系统级软硬件协同设计、仿真、验证、软硬件协同设计的系统级描述语言。本文介绍了系统级描述语言SySternC在集成电路设计中的应用，讨论了基于SyStemC的集成电路设计的设计流程、设计优势及其发展趋势。     

基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.     

利用UML-RT序列图支持基于事务的SoC系统级功能验证

SoC基于事务的验证方法面临的一个重要问题是如何设计验证系统级复杂交互行为的事务测试序列。基于场景的序列图是设计人员捕获系统级功能规约的良好方法。本文提出了一种利用UML-RT序列图捕获SoC各个IP核之间的通信协作行为,为基于事务的验证建立高层规约,指导系统级测试序列生成的方法。我们自行开发了一个基于构件的事务验证环境SoC-CBTVE,并在该环境中利用本文的方法对一个典型的SoC设计进行了验证和分析。实验结果表明,利用UML-RT序列图能够捕获SoC系统级IP核之间的复杂通信行为,有效支持SoC系统级功能验证。     

使用SystemC2.0进行SoC设计建模仿真

系统级建模是大规模集成电路设计的一个重要阶段，它实现了设计从文本规范向功能实现的过渡，传统方法中一直使用硬件描述语言(HDL)来完成系统级建模，其弊端在于建模的效率低不适应如今SoC设计的要求。SystemC作为一种基于C 语言的新型硬件设计语言较已有的HDL语言在系统级建模、软硬件协调设计方面更具优势，因此也更适用于SoC的设计建模，该文介绍了SystemC的最新版本SystemC2．0的使用特点以及如何利用其进行SoC顶层设计的方法，并通过对一个短消息平台的建模实例说明如何具体使用SystemC2．0，通过与传统方法的比较可以得出结论，SystemC可以迅速有效地实现SoC系统级的建模。     

An assertion-based verification methodology for system-level design

In this paper, we integrate an assertion-based verification methodology with our object-oriented system-level synthesis methodology to address the problem of HW/SW co-verification. In this direction a system-level assertion language is defined. The system-level assertions can be used to monitor the current state of system or flow of transactions. These assertions are automatically converted to “monitor hardware” or “monitor software” during the system-level synthesis process depending on their type and also synthesis style of their corresponding functions. The synthesized assertions are functionally equivalent to their original system-level assertions, and hence, can be reused to verify the system after HW/SW synthesis and also at run-time after system manufacturing. This way, not only system-level assertions are reused in lower-levels of abstraction, but also run-time verification of system is provided. In this paper, we describe the system-level assertion language and explain the corresponding synthesis method in our object-oriented system-level synthesis methodology; however the concept can be applied to any system-level design methodology with modifications to assertion types and synthesis method.     

SoC设计中虚部件构建与封装方法研究

近年来,软硬件协同设计技术受到了系统级设计语言和基于平台设计方法的深刻影响。本文提出了一种基于层次平台的SoC系统设计方法,将SoC系统设计过程分为系统层、虚部件层和实部件层三个设计层次。分析了在虚部件层中设计虚部件时必须满足的三个方面的需求,提出了一种新的虚部件构建和封装方法。     

面向SoC的系统级并行划分方法

为缩短复杂SoC系统的设计周期,降低系统设计的复杂性,提出了一种SoC系统级的并行划分方法.引入带有信号激活率和输入输出延时的过程模型图,为SoC系统构建模型.设计一启发式算法对该过程模型图进行并行划分,同时,该算法能解决有环图的划分问题.通过大量的实验证明,划分结果同要求吻合,说明该划分方法是可行、有效的.     

基于层次平台的安全SoC设计技术

在基于层次平台的SoC设计方法学基础上,文中提出了安全SoC设计关键技术,主要包括基于可信计算体系结构的安全SoC层次化设计平台、在安全SoC设计中引入独立的安全约束及安全约束映射技术以及安全验证技术。从软件攻击、旁路攻击和物理攻击等角度,定义安全约束并验证防护技术的有效性。文中给出的安全SoC设计技术不仅可以充分重用已有的设计资源,也可充分利用现有的层次平台设计技术及相关辅助设计工具。