嵌入式五级流水线CPU核的设计与实现

本文基于FPGA平台设计并实现了一种嵌入式16位RISC CPU核.以MIPS CPU指令集为参考,完成指令集设计;对指令处理过程进行抽象,把指令分成取指、译码、执行、访存、写回五级流水处理,根据处理过程所需要的元件构建五级数据通路:针对流水线处理产生的数据相关构建旁路通路;根据五级数据通路及旁路通路所需要的协调信号构建控制通路;把数据通路和控制通路融合成CPU核.采用VHDL实现CPU核;在CPU核上运行测试程序,并给出仿真结果;在FPGA平台上对CPU核进行验证.结果表明了所设计CPU核的有效性.     

通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。     

基于FPGA CPU数据通路的设计与实现

针对MIPS CPU流水线工作过程产生的数据相关,基于FPGA设计并实现了能有效解决数据相关的数据通路.设计五种基本数据通路,并采用流水线技术将它们整合成五级数据通路;在EX段后到ALU之间和WB段后到ALU之间构建旁路通路,从而形成总的数据通路;使用VHDL实现数据通路;编写测试程序对数据通路进行验证,并在FPGA平台上进行仿真验证.结果表明:所设计的数据通路能使数据正常流动,解决由数据相关产生的断流问题.     

微处理器数据通路控制单元的研究与实现

在阐述精简指令集计算机数据通路基本结构的基础上,结合四种基本的指令类型及指令的执行步骤,分析了数据通路控制单元工作的基本原理,并介绍了设计与实现这种控制单元的方法,通过数字时序系统的通用方法即有限状态机的方法,将状态机的输出作为控制信号,而状态输入和指令段数据作为状态机的输入。结论证明这种设计方法能很方便地在硬件上得到实现。     

微处理器数据通路控制单元的研究与实现

在阐述精简指令集计算机数据通路基本结构的基础上,结合四种基本的指令类型及指令的执行步骤,分析了数据通路控制单元工作的基本原理,并介绍了设计与实现这种控制单元的方法,通过数字时序系统的通用方法即有限状态机的方法,将状态机的输出作为控制信号,而状态输入和指令段数据作为状态机的输入.结论证明这种设计方法能很方便地在硬件上得到实现.     

指令分层过滤体系在通用CPU模拟器设计中的应用

该文提出了一种新的指令集模板格式----指令分层过滤体系,解决了传统指令集模板格式适用面较窄以及特殊情况下效率较低的问题,并使用该方法设计了一个可定制的通用CPU模拟器GSim。     

嵌入式32位RISC CPU兼容性设计概述

对于很多IC设计者而言,兼容型嵌入式微处理器的设计一直以来都是一个很令人感兴趣的话题,因为可以从设计过程中学到很多宝贵的经验。兼容性设计主要有硬件兼容和软件兼容两个方面。硬件兼容包括指令集、体系架构、总线接口等。软件兼容是指使用原厂开发工具可以通过JTAG或是串口实现软件的在线调试。     

基于FPGA的32位整数微处理器的设计与实现

CPU“软核”可以根据实际应用需要进行剪裁，因而CPU软核设计是soC设计实现的重要部分．在FPGA内部设计和调试完全嵌入式的整数微处理器软核，不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现，还要针对FPGA内部的结构特点对设计进行分析优化，例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等．在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器，运行时钟频率可达30MHz，实现150条指令，占用FPGA逻辑资源7％．     

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。     

16位嵌入式RISC微处理器设计

设计了一款具有4级流水线结构的16位RISC嵌入式微处理器.针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移.采用内部前推技术解决了指令执行过程中的数据相关.同时通过设置相应的硬件堆栈实现了对中断嵌套和调用嵌套的支持.整体系统结构采用Verilog HDL语言设计,指令系统较完善.在软件平台上的仿真验证初步表明了本设计的正确性.     

Javacard CPU的设计与实现

支持Javacard技术标准是智能卡的发展方向，目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令，系统软件平台本身占用了大量的资源，且执行效率不高。解决这些问题的方法就是实现硬件Javacard指令处理器。该文给出了一种基于微码的Javacard指令处理器的FPGA设计和实现，以Javacard CPU为核心搭建Javacard CPU测试平台，并将其集成在一块FPGA上实现。     

教学型CPU的设计与实现

CPU的结构是《组成原理》课程的难点,配合实验可以获得更好的教学效果.实验使用Verilog语言设计了一个采用状态机结构的小型CPU.其数据总线宽度为8位,具有通用寄存器等核心部件,指令集的设计参照80x86的汇编指令系统.     

小型收款机CPU辅助散热器的设计

针对目前常用的基于FLEX架构的小型收款机CPU散热器不能使CPU稳定工作的缺点,提出了一种辅助散热器的设计方法.通过多次性能试验,证明该设计是可行的.     

一种CPU芯片硬件验证调试平台的设计与实现

给出了CPU芯片硬件验证调试平台的一种具体设计方案．该验证调试平台在设计方法上采用了程序性在线测试方法．该平台构建了CPU芯片的运行环境，能够控制CPU芯片输入脉冲单拍／多拍或连续运行，并且在CPU芯片的运行过程中可以监测CPU芯片内部寄存器的内容．该平台的实现不仅有益于CPU芯片的设计和调试，而且能够作为CPU芯片设计教学系统以及嵌入式系统开发平台．     

龙芯-1号CPU的网络计算机硬件系统设计及实现

介绍了基于国产芯片的网络计算机硬件系统设计及实现。该网络计算机采用我国第一款通用32位MIPS指令集CPU——龙芯-1号CPU,硬件系统架构为CPU加上南北桥,在主板上直接集成显卡、网卡和声卡等设备,能够稳定运行嵌入式Linux操作系统,可以作为Windows终端或Linux终端来运行各种应用程序。     

CPU卡流量计功能要求及实现

随着城市燃气用户的快速发展及应用,CPU卡流量计因功能强大、安全性能强的优点在城市燃气应用中越来越广泛,它取代了传统的上门抄表工作,为燃气公司节省了大量的人力、物力。根据CPU卡以及城市燃气的特点,设计了用于城市燃气的CPU卡文件结构以及密钥管理体系,实现了CPU卡流量计的计量及预付费功能。     

一种基于FPGA的CPU设计

基于现场可编程（FPGA）技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在OuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。     

CPU仿真程序的编程方法与优化

在介绍ＣＰＵ仿真及ＣＰＵ仿真方法的基础上,较详细讨论了解释型ＣＰＵ仿真程序的编写方法,给出了解决ＣＰＵ仿真同步问题的具体方案九优化仿真程序的策略。     

嵌入式 CPU 总线接口单元设计

随着嵌入式技术的不断发展,对嵌入式 CPU 的要求越来越高,而总线接口单元是嵌入式 CPU 不可或缺的重要组成部分,它为嵌入式 CPU 和外设及存储器之间提供了接口控制,是决定系统性能的重要因素。深入了解总线接口单元的基本结构和设计方法对嵌入式的开发大有好处。