IEEE1588精确时钟同步协议从时钟设计

时钟漂移与传输延时的不确定性是分布式系统时钟同步中不容忽视的问题,它直接影响同步精度。分析了IEEE 1588精确时钟同步协议的同步机制,设计了从时钟的硬件结构,提出了结合数据滤波和锁相环PI调节的高精度时钟同步算法。     

基于航电总线的分布式实时监控系统同步算法

随着航空技术、计算机软硬件技术的高速发展,航电综合系统的高精度时钟同步越来越重要,针对多总线分布式实时监控系统要求各设备高度时间同步的问题,本文在分析国内外已有时钟同步算法的基础之上综合考虑了传输时延、时钟偏移误差及网络排队时延,并将实时监控流量带来的网络抖动现象作为重要因素引入到同步算法中,设计了基于TSC的高精度软时钟服务机制,提出一种基于航电总线的分布式实时监控系统时钟同步算法CSA-RTMS,并详细分析了误差范围等性能.实验结果表明,与传统的NTP同步协议相比,该同步方法精度更高,同步效率快,而且受网络抖动影响小.     

网络时钟同步系统的设计

介绍了物理时钟的数学模型及其震荡规律,提出相应的时钟同步模型,并对领导时钟的选择算法、同步过程、时间数据报选择以及时钟校正机制进行了详细的分析和设计.最后,通过试验数据证明,本文所设计的网络时钟同步系统具有可行性.     

基于加权最小二乘法的精确时钟同步算法研究与实现

提出了一种基于加权最小二乘法的从时钟频率自补偿算法。该算法采用从时钟频率自补偿算法解决了每两次PTP同步之间时钟漂移偏差逐步扩大的问题,并引入加权最小二乘法来求取频率自补偿算法中的动态补偿值。该算法在以Altera Cyclone Ⅱ FPGA为主控芯片的开发平台上通过了验证,测试结果表明,算法的引入显著提高了PTP的同步精度,同步精度达到1μs。     

WSN中的时钟漂移与偏移补偿机制研究

在简要阐述无线传感器网络时间同步的发展情况后,基于经典的发送者-接收者双向同步原理,提出一种基于时钟漂移与偏移的同步补偿机制(CDCO算法)。实验仿真结果表明,相对于TPSN算法,CDCO算法可以减少同步误差。     

EtherCAT时钟同步技术研究

EtherCAT是一种实时工业以太网协议;基于EtherCAT实时性强的特点,重点研究了EtherCAT分布时钟机制,并提出了在嵌入式设备上基于实时操作系统μC/OS II完成主站设计的方案;通过分析传输延时补偿、初始偏移补偿、动态漂移补偿等时钟同步过程,完成了对主站系统时钟同步技术的设计;基于环形冗余结构搭建了一主三从的EtherCAT测试系统,并通过计算机、示波器等设备采集得到从站间产生SYNC0信号的时间差值数据;最后,根据SYNC0周期为1ms的数据,分析得到系统时钟误差维持在55ns以内的同步性能,为时钟同步技术的理论研究提供了数据支持。     

多FPGA设计的时钟同步

在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题。     

基于冗余时钟源的工业无线网络时钟同步方法

所有设备的时钟同步是大规模工业无线网络系统的重要问题.为了提高同步精度,提出了通过基于TPSN算法的冗余主时钟同步偏差线性反馈算法,实现在多次同步过程的累积误差反馈补偿.理论分析与实验结果均表明,该算法对工业无线网络时钟同步精度的提高有明显作用.     

基于分布式仿真系统的时钟同步技术研究

为了推进时钟同步在分布式仿真系统中的实际应用,识别了时钟同步系统的具体要求,在对比多种时钟同步方案后,选择NTP方案并进行优化;在介绍NTP时钟同步的基本原理基础上,进行了时钟同步精度影响因子分析,创造性的提出了构建高精度逻辑时钟、不等式法优化网络回路往返时延的不对称性、时钟晶振频率在线补偿3种优化方法,并建立了时钟同步系统;实验结果表明,设计的时钟同步系统的同步精度优于1 ms,且平均校准周期达到5 h左右;该时钟同步系统能封装为DLL,可灵活集成到具体项目中.     

一种离线时钟同步算法

通过研究普通时钟行为特点,分析时钟误差产生的原因和规律,提出了一种离线时钟同步算法,并对其性能进行了分析。与以往的同步算法相比,该算法的优点在于可脱离基准时钟源,无须依靠网络同步,并能保持较高的精度。在普通个人计算机上的重复实验表明,精度可提高3个数量级,24 h误差控制在40 ms以内。     

基于时钟同步技术在数据采集系统中的应用

介绍了一种系统时钟信号同步设计。为了提高系统时钟同步技术以及系统的可靠性,以现场可编程阵列（FPGA）代替传统的处理器为控制核心,采用锁相环（PLL）和Verilog硬件描述语言进行设计,达到复位实现时钟同步目的。实践证明,该设计运行稳定,可靠性强,适合在高速工作时钟下工作。     

基于卡尔曼滤波估计的一致性时钟同步算法

针对无线传感器网络（WSN）的众多应用都需要依赖时钟同步的节点协同完成,而由于节点的晶体震荡器受自身以及外界环境的影响,使得节点时钟偏斜和时钟偏移两个参数发生变化导致时钟不同步问题,提出了基于分布式卡尔曼滤波估计的一致性补偿时钟同步算法DKFCC。该算法首先利用双向信息交换机制以及分布式卡尔曼滤波实现时钟偏斜和偏移两个参数的最优估计,然后基于时钟参数的最优估计值采用一致性补偿方法实现节点的时钟同步。实验结果表明：在100个节点随机部署的WSN中,采用虚拟全局一致性方式的DKFCC同步算法比异步一致性同步（AC）算法的同步均方根误差（SRAMSE）值降低了约95%,具有较高的同步精度;同时,所提出算法从时钟参数层面实现同步,无需频繁地进行时钟同步操作,相比AC算法更节能。     

基于分段过滤时间同步算法研究

随着通信及计算机网络的发展,越来越多的网络设备和网络应用对同步时间提出了越来越高的要求。但迄今为止端系统间的时间同步并没有得到很好的解决。首先系统描述了端系统时钟动态性的数学模型,然后提出了一种基于分段过滤的时间同步算法(SFTS算法)。该算法包含服务器主动式时钟同步算法,基于分段估算的频率差补偿算法,排队与频率跳变过滤算法三个部分。最后在实验网上对该算法进行了验证,并与NTP协议进行了对比。实验结果表明该算法确实能够实现大规模计算机间的高精度时间同步。     

大规模无线传感器网络的时间同步方法研究

针对网络构建和应用,给出大规模无线传感器网络的定义及特点.给出时钟模型,并根据时钟模型分析时间同步的误差来源.在分析比较现有偏移补偿同步方法的基础上,提出偏移补偿与漂移补偿相结合的时间同步方案.     

无线传感器网络整合时钟同步方案

针对多数无线传感器网络时钟同步方案存在的仅纠正时钟偏移问题,提出一种新的解决方案,整合时钟偏移同步和时钟速率同步,通过3个连续的消息传输实现单跳同步,采用分层的生成树实现多跳同步。仿真实验结果表明,与现有的同步方案比较,该方案的同步错误更小,能够获得更长的再同步周期。     

基于生成树的无线传感器网络时钟同步算法

考虑到无线传感器网络时钟同步多跳误差累积问题,提出一种基于动态生成树的全网时钟同步算法,只需由根节点开始沿树边广播一次同步消息,全网待同步节点即可采用时钟偏差补偿,并结合贝叶斯后验估计算法对时钟进行准确估计。一个同步轮次内每个节点至多广播两次消息即可完成全网同步。使用OMNeT++软件进行仿真实验表明算法有效降低了多跳累积误差,提高了同步精度,且具有较快的收敛速度和较低的开销。     

一种全数字锁相环的设计与应用

介绍一种采用FPGA设计实现的ADPLL的结构及特点,并用该锁相环产生SDH设备的外同步时钟。由于该锁相环的负反馈时钟采用了初始受控分频设计、并采用了合理的环路滤波算法,该ADPLL同传统的数字锁相环(DPLL)一样,在参考源切换过程中输出时钟平滑稳定;同时也和传统的模拟锁相环(APLL)一样,在锁定状态下有稳态相差。对输出时钟的测试表明,该ADPLL产生的SDH外同步输出时钟满足系统的应用要求。     

基于IEEE1588的时间同步技术研究

IEEE1588通过定义基于消息的精确时间同步协议PTP,提供了一种解决以太网实时性不足的有效方法。在分析IEEE1588时间同步机理的基础上,依据同步消息的传递路径,从端节点和交换机两个方面对其典型的实现方案进行了归纳总结,并进行了同步性能比较。