基于网络处理器和TCAM的高性能路由器

提出了一个采用网络处理器IXP1200和TCAM设计的高性能路由器,并设计了一种TCAM的表管理算法,以提高TCAM的更新效率.实验数据证明,该路由器可支持8个百兆以太口的线速路由转发.     

基于TCAM的高效浮动关键词匹配算法

针对传统浮动关键词匹配算法功耗高和速率低的问题,提出一种基于三态内容寻址寄存器(TCAM)的高效匹配算法。该算法应用关键词分类数据结构,将关键词存储在不同的TCAM模块中,并只将疑似关键词送入TCAM中查找匹配,从而减少每次访问TCAM查找的表项数目,提高一个查询周期内待匹配报文的移动速度。仿真结果表明,与传统算法相比,该算法功耗较低、匹配速度较快。     

IPv6的快速路由查找算法研究

TCAM被广泛用于执行快速路由查找,不管前缀的数量和长度,它能在极短时间内解决最佳前缀问题。与基于软件解决方法相比较,TCAM能提供持续吞吐量和简单系统体系,这对IPv6路由查找来说是很有吸引力的。然而,它也有一些缺点,例如入口数量有限,价格昂贵和能源消耗。因此,本文提出一种有效、能减少所需TCAM的算法,该算法通过增加微DRAM来消除98％的TCAM入口。实验证明,该算法效果良好,可以大大提高IPv6路由查找性能。     

基于三态位分割的低功耗TCAM报文分类算法

针对传统基于TCAM的报文分类算法存在功耗较大的问题, 提出了一种基于三态位分割的低功耗TCAM报文分类算法——TSP-PR(tri-state-based partition for power reduction)。利用TCAM支持三态位的特点, 设计标志位选取函数动态选取标志位划分规则集, 报文查找时只选取与待匹配报文相关的子集参与比较, 减少了参与匹配的表项数目, 从而达到了降低功耗的目的。实验表明, 相对于传统基于TCAM的报文分类算法, TSP-PR算法在付出较小存储代价的情况下功耗减少了60%以上。     

采用集合切分编码的大容量模式匹配算法*

针对现有模式匹配算法无法实现大容量模式集快速搜索的不足,提出了一种基于TCAM多字节状态机的模式匹配算法。利用TCAM的掩码特性,切分具有相同匹配字符串的状态集,提出了一种编号编码压缩机制。通过理论证明,集合切分编码利用状态机的已匹配信息,将编号存储改变为编号段存储,大幅压缩了具有相同转移字符串和目的状态的交叉转移路径,减少TCAM表项数目。经理论分析和实验仿真,该算法不仅具有高搜索速率,而且可以减少大量相似表项,降低TCAM存储资源消耗,从而支持大容量的模式集。     

支持压缩和多下一跳查找的路由查找方案

TCAM(ternary content addressable memory)是目前流行的一种高速路由查找技术.TCAM具有查找速度快、操作简单的优点,但同时它也具有3个明显的缺点:成本高、功耗大和路由更新复杂.路由器为了实现负载平衡以及策略路由,在路由表中保存着相当数量的具有多个下一跳的路由表项.基于TCAM技术,提出一种支持多下一跳的高速路由查找方案.方案通过两级索引表实现了多下一跳路由的存储和快速访问.为了提高TCAM的更新效率,方案还提出了一个N子空间TCAM更新算法.该算法对目前实际网络中的路由表,可达到近似O(1)的更新复杂度.为了减少TCAM的成本和功耗,方案中还使用了有效的路由压缩技术.压缩技术基于Trie树结构,实现简单.应用压缩技术,对于实际网络中的路由表,可减少20%的路由.该查找方案可以很容易地应用到未来的IPv6网络中.     

基于并行字符索引的多步长正则表达式匹配算法

深度包检测（deep packet inspection ,DPI）是网络入侵检测与防御系统（network intrusion dete‐ction and prevention system ,NIDPS）的核心．基于三态内容可寻址存储器（ternary content addressable memory ,TCAM ）的正则表达式匹配算法提高了数据包的处理速度,成为DPI技术的一个重要研究方向．TCAM 具有查找速度快、存储空间小等特性,且能耗与存储空间成正比．由于DFA的存储空间开销比较大,且存储空间大小随着DFA步长数的增加而指数倍增,基于TCAM的DFA面临高能耗的问题,特别是多步长DFA ．提出一种基于并行字符索引的多步长正则表达式匹配算法（multi‐stride parallel character‐indexed DFA ,PCIDFA ）,对确定型有限自动机（deterministic finite automaton ,DFA ）构造并行字符索引,通过比特位图取交集,减少匹配时激活的TCAM 块数,显著降低TCAM 能耗．实验结果表明：与多步长DFA相比,多步长PCIDFA在TCAM 能耗上减少了99．8％以上,在 TCAM 存储空间开销上减少了48．5％～65．3％,在吞吐量上提高了1．9～2．6倍．     

一种使用Capless LDO结构的片上电容的预估方法

针对集成电路SOC芯片对PIN脚资源的限制以及用于敏感信息防护的安全芯片的应用领域,需要使用片上LDO和片上滤波电容的方案来为内核供电。由于LDO的低带宽导致带来相应速度问题,需要用片上滤波电容来提供数字电路瞬态翻转的能量,要使用纳法级的滤波电容占用极大的芯片面积,使得布局和LDO都在项目后期完成设计,导致芯片布局的迭代次数增加。深刻理解数字电路的工作原理和设计流程,提出了一种全新的设计流程和电容估算方法,在项目前期就完成片上电容的精确预估,从而可以早期进行LDO和芯片布局设计,减少了迭代周期,节省了芯片研发时间,并且通过仿真和测试,验证了提出了估算方法具有较好的预估精度。     

一种面向FPGA异构计算的高效能KV加速器

网络功能虚拟化等新兴应用的蓬勃发展对Key-Value查询的能效提出了更高要求。传统的解决方法要么采用基于软件Hash表,要么采用专用的三态内容可寻址存储器(TCAM)芯片进行加速。其中,软件方法实现成本低,但是在数据冲突较高时会导致查表性能急速下降;硬件TCAM方法具有优良的时间特性,但其价格昂贵、耗能巨大。目前,随着基于现场可编程门阵列FPGA的异构计算技术的高速发展,利用系统已经提供的FPGA资源对基于软件实现的Hash表结构进行加速成为一种性价比更佳的解决方案。探讨如何利用FPGA上的RAM资源来实现一种具有高扩展性和高能效比的TCAM逻辑。与传统的TCAM结构不同,提出的架构支持查表范围的动态缩放,从而可以有效减少查表功耗。为了验证方案的有效性,利用Virtex-7系列FPGA对本文方案进行实现和评估,并与软件查表的性能进行详细比较。实验表明,本文方案吞吐量可达到234 Mpps,查表延迟为25.56ns。相比软件的方法,吞吐量提高780倍,延迟降低240倍。     

ISCP-TCAM :一种低功耗高速路由查找引擎结构

提出一种高速、低功耗路由查找引擎结构ISCP TCAM(ImprovedStage ControlPipeline TernaryContentAddressableMemory),这种结构不但具有传统内容可寻址寄存器(TCAM)管理简单、 更新容易、查找快速等优点,而且功耗要比同等容量的TCAM小得多。同时为进一步评估其性能利 用ALTERA公司的逻辑可编程门阵列(FPGA)实现了这一结构。该结构在低功耗高速路由查找引擎 的设计中是一个较好的选择。     

Power-efficient TCAMs for bursty access patterns

Ternary content addressable memories (TCAM) have become a popular hardware device for fast routing-table lookups. However, the high power consumption in TCAM increases power supply and cooling costs, and limits the router design to fewer ports. Based on an analysis of the prefix hierarchy in routing tables, the authors propose an optimization model to reduce the power consumption for bursty access patterns. This model can reduce the average power consumption by a factor of 11.     

基于SS序列集成电路布线技术

集成电路(IC)是在半导体基片上形成的完整的电子线路。当前芯片里的电路与系统日趋复杂,超大规模集成电路(VLSI)设计技术水平也在逐渐提高。VLSI设计中一般采用分级设计的方法。布图设计过程是整个VLSI分级设计中非常关键的步骤之一。基于Single-Sequence的集成电路布图就是在SS编解码的应用下对芯片中各单元的摆放进行优化从而达到芯片面积利用率最大化。本文重点介绍了在SS序列生成版图后各单元间连线的设计以及如何根据水平/垂直约束图提取版图中各单元的坐标。并根据要连模块的位置关系对其连线经过的模块进行有条件加线宽的处理。     

基于决策树映射的低功耗TCAM包分类方案

为了实现网络流的线速转发,高性能交换机普遍采用三态内容寻址存储器(TCAM)来构建其包分类引擎。针对TCAM功耗高的问题,近年来出现了许多低功耗索引方案,实现了TCAM存储块的选择性激活以降低功耗,但这些索引方案普遍采用自底向上的局部优化算法来构建,无法有效实现流表规则的均匀划分,严重影响了TCAM的存储效率及功耗降低效果。提出并实现了一种基于决策树映射的TCAM低功耗索引方案,在极大降低功耗的同时提升了TCAM的存储效率。利用规则普遍存在的小域特征,将原始规则集划分为若干个规则子集,然后针对各个子集的特征域,采用自顶向下的方式分别构建平衡决策树,最后通过对各个决策树进行贪心遍历,从而得到TCAM索引列表。实验表明,针对规模为十万条的规则集,算法在仅使用额外1.3%存储空间开销的同时实现了98.2%的功耗降低。     

基于SS序列集成电路布线技术

集成电路（IC）是在半导体基片上形成的完整的电子线路。当前芯片里的电路与系统日趋复杂,超大规模集成电路（VLSI）设计技术水平也在逐渐提高。VLSI设计中一般采用分级设计的方法。布图设计过程是整个VLSI分级设计中非常关键的步骤之一。基于Single-Sequence的集成电路布图就是在SS编解码的应用下对芯片中各单元的摆放进行优化从而达到芯片面积利用率最大化。本文重点介绍了在SS序列生成版图后各单元间连线的设计以及如何根据水平／垂直约束图提取版图中各单元的坐标。并根据要连模块的位置关系对其连线经过的模块进行有条件加线宽的处理。     

IETCAM:基于信息熵的低功耗TCAM分类器

目前,三态内容寻址器被广泛应用于数据平面的高速转发,但现有的索引式TCAM在降低功耗和运行时间等方面仍存在问题.针对这些不足,提出了一种基于信息熵的低功耗索引式TCAM分类器,利用了信息熵技术,有效地解决了规则集在TCAM子块中分布不均、功耗较大的问题.实验表明,在2k大小的规则集下,该算法相较于经典的SmartPC算法平均可以提高63％的功耗降低率,运算时间更新速度缩小了97％,存储开销仅增加了10％.     

Power efficient packet classification using cascaded bloom filter and off-the-shelf ternary CAM for WDM networks

In wavelength division multiplexing (WDM) networks, tens or hundreds of wavelengths can be transmitted over a single fiber. As transmission line speed goes to 10 Gb/s and beyond, ternary CAM (TCAM) is usually employed for wire speed packet classification. To the best of authors’ knowledge, this is the first paper that addresses the impact of WDM transmission on the power consumption of packet classification. We show that as the number of wavelengths increases in the WDM networks, the power consumption of TCAMs can become the limiting factor for WDM network expansion. For example, the power consumption of IPv4 and IPv6 packet classification with merely 32 channels at 40 Gb/s can be as high as 700 and 1400 W, respectively, while technology wise it is feasible to transmit over 500 channels over a single fiber. Existing power efficient TCAM designs require special modification to TCAM cell structures, which makes the adoption of the technology difficult. This paper proposes a novel approach which cascades bloom filter with off-the-shelf TCAM to greatly reduce the power consumption of packet classification. In particular, the proposed solution takes advantage of the fact that bloom filters may give false positive alarms but never give false negative alarms. By eliminating majority of non-matching packets before passing the packets to the TCAM, the TCAM is only activated to exam packets with a high potential of matching in the filter set. The proposed scheme greatly reduces the activation frequency of the TCAM, thus achieving great power savings.     

IETCAM:基于信息熵的低功耗TCAM分类器

目前,三态内容寻址器被广泛应用于数据平面的高速转发,但现有的索引式TCAM在降低功耗和运行时间等方面仍存在问题.针对这些不足,提出了一种基于信息熵的低功耗索引式TCAM分类器,利用了信息熵技术,有效地解决了规则集在TCAM子块中分布不均、功耗较大的问题.实验表明,在2k大小的规则集下,该算法相较于经典的SmartPC算法平均可以提高63％的功耗降低率,运算时间更新速度缩小了97％,存储开销仅增加了10％.     

基于Trie树分割路由表降低TCAM功耗的方法

TCAM已成为在路由器设计中实现路由查找的硬件方案,具有速度快、实现简单的优点,但其功耗较高.该文提出了一种基于trie树的结构进行路由表分割、降低TCAM功耗的方法,同传统的TCAM相比,前缀数量达到200时降低大约80%的功耗,前缀数量越多,相对降低的比例越大.     

一种考虑电压岛边界约束的多电压布图算法

多电压设计(multiple supply voltage,MSV)是降低SoC功耗的有效方法之一.为便于电压岛供电引脚的放置,提出了一种考虑电压岛边界约束的多电压布图算法.首先,基于切分树表示的布图解特点,提出一种边界检查算法快速确定所有模块的边界信息.其次,以优化功耗为目标采用改进动态规划方法进行多电压分配并构建电压岛.最后,以模拟退火算法作为搜索引擎对芯片的面积、线长和功耗进行协同优化.为减少SA迭代次数,采用了一个两阶段的降温策略.对GSRC电路的实验结果表明,该算法可获得满足边界约束的多电压布图,且和不考虑边界约束时相比,仅在功耗上平均增加5.2％.