16路语音压缩编解码并行处理的研究

根据ITU－TG．723．1标准在单芯片TMS320C6201上实现了16路语音压缩编解码并行处理，从而完成了数字录音中继卡的关键软件部分。结合G．723．1算法特点进行了算法优化，C语言级和汇编的分别优化，以减少计算复杂度和所需存储空间。并给出了达到的性能指标。最后通过了全套检测矢量。     

G．723．1语编码器的研究

本文介绍了G．723．1语音编码器的概念，分析了它的技术和特点。我们建议对G．723．1语音编码器的编码时间进行优化。并提出一些计算量较大的模块，如基音估计、自适应码本搜索、固定码本搜索等模块。     

基于TMS320C6201的G.723.1多通道语音编解码的实现

介绍了一种基于TMS320C6201的ITU－T G．723．1全双工实时多通道语音编解码的实现.首先简要介绍了G．723．1标准和C6201的芯片结构,然后提出了基于C语言和汇编语言的各种优化方法以降低计算量,最后给出了各个主要模块的性能指标.该实现能够在200MHz的C6201 DSP上实现16路语音信号的实时编解码,完全符合ITU－T G．723．1标准的定点算法,通过了ITU－T的所有测试矢量.     

G.723.1标准的DSP全汇编实现

TMS320C5409是TI的一款高性能的DSP芯片，但是在用其实现复杂算法时用全汇编较C语言效率要高得多。本文主要介绍如何用TMS320C5409的全汇编语言来实现G.723.1语言编码标准。在简要介绍了G.723.1标准和芯片的选择后，文章着重介绍了在编写优化G.723.1全汇编程序过程中的一些关键问题，其中也包含了笔者的一些经验教训。     

结合DSP与PC技术的多路G.723.1语音编码方案

该文提出了一套利用TI公司TMS320C54x系列高速数字信号处理芯片（DSP）作为语音编码前端，PC机作为多路控制及语音编码后端处理平台的系统解决方案，已实现的系统可在普通电话网上进行4路G．723．1语音编码双向实时传输。     

16路语音压缩编解码并行处理的实现

根据标准在单芯片上实现了路语音压缩编解码并行处理,从而完成了数字录音中继卡的关键软件部ITU-T G.723.1TMS320C620116分。结合算法特点进行了算法优化,语言级和汇编级的分别优化,以减少计算复杂度和所需存储空间。并给出了达到的性能指标。G.723.1C最后通过了全套检测矢量。     

基于TMS320C6713的G.723.1语音编解码的实时实现

ITU-T G.723.1是一种用于多媒体通信的双码率语音编码标准。本文在简单介绍其编解码算法和浮点数字信号处理器TMS320C6713之后，着重介绍了该编解码算法在TMS320C6713 DSK上的软件和硬件实现，并说明了其在数字调幅广播中应用的可能性。     

单片DSP的数字摄像系统

以单片数字信号处理器（DSP）组成的数字摄像系统，不仅体积小、功耗低、而且功能强、线路简单， 深受消费者青睐。文中主要介绍该系统的工作原理、内部电路和有关技术指标。     

基于DSP的MP3编解码系统设计与实现

MP3编码标准压缩率高，压缩技术好，是被广为应用的音频压缩格式。介绍了一种基于定点DSP的MP3编解码系统的设计与实现，系统采用了高性能的DSP和灵活的模拟音频接口，通过对MP3的编解码算法和DSP编程的改进与优化，实现了实时编解码过程。     

G.723.1双速率语音编解码算法的DSP实现

在介绍了G.723.1双速率编解码算法标准,LSILogic公司的DSP芯片LSI403LP的特性以及对G.723.1标准的C源代码进行深入分析的基础上,对标准中的双速率语音编解码算法进行了优化,并且在LSI403LP上进行了实现,结果表明可以得到较低的算法时延和极高的语音音质。     

分组密码RC6在TMS320C6201上的实现

在TI公司的DSP芯片TMS320C6201上实现分组密码RC6。利用TMS320C6201的特点利用汇编语言实现算法的加、解密过程,其中对128bits的RC6每秒钟实现加密157.1Mbits, 每秒解密154.2Mbits,实现速度比较理想。     

基于黑匣子的多通道语音压缩编码实现

语音信号的数字化传输,一直是通信的热点之一,随着电子与计算机技术的不断发展,采用低速率语音编码技术进行语音传输已成为可能,并在铁路、电力、军事以及第三代移动通信系统等领域中得到广泛应用.提出了一个基于TI公司的定点DSP芯片TMS320C5416和ITU-T G723.1双速率语音编解码算法标准的多路语音实时记录系统的实现方案.在对算法标准C源代码深入分析的基础上,根据芯片性能特征对算法的实现进行了优化,并给出了最终结果.     

G.723.1双速率语音编解码算法在TMS320VC5402上的实现

先简单介绍了G．723．1双速率语音编解码算法标准，然后根据TI公司的DSP芯片TMS320VC5402的性能特征，在深入分析723．1标准的C源代码后，对算法进行了一系列优化，给出了一个实际的硬件实现。     

G.723.1编解码器在TMS320C50上的优化实现

数字信号处理器在语音编解码中得到广泛应用。在简要介绍TMS320C50定点DSP芯片和ITU-T G.723.1语音编解码算法后,详细讨论了G.723.1在TMS320C50上的实现及其技术要点,主要是内存安排、算法和代码优化、数据精度等。设计的编解码器通过了ITU-T G.723.1标准测试数据测试,占用内存资源较少,并具备较高的编解码速度。     

G.729A声码器在TMS320VC5410上的优化

G.729A是ITU最新推出的语音编码标准G.729的简化版本。其16位定点标准C代码极易移植到TMS320VC5410平台上,但是标准C代码却很难在TMS320VC5410上实时实现。本文从改写C代码为C54x汇编语言着手,提出多种优化方法,大大降低了实现G.729A声码器的空间复杂度和时间复杂度。这些方法不仅适用于TMS320VC5410芯片,对于TI公司C5000系列芯片都具有通用性。     

基于TMS320C6455的千兆以太网设计

基于TI公司最新DSP芯片TMS320C6455,设计并实现了以太网通信软硬件接口.采用TMS320C6455片内以太网接口模块EMAC/MDIO,结合片外Agere ET1011C PHY芯片,在嵌入式操作系统DSP/BIOS架构上,运用网络开发包NDK提供的TCP/IP协议栈,实现了底层硬件驱动程序的编制及其协议栈接口,完成了数字信号的以太网传输.     

基于TMS320C5416的G.729语音编解码算法的优化和实现

通过分析G.729语音编解码算法和TMS320VC5416的原理,提出了有效优化算法的方案,降低了算法的复杂度,把优化的G.729算法在TMS320VC5416的系统板实现,完成对输入语音或数据的压缩、存储及回放。     

G.729语音编码器在DSP上的实时实现

为满足音视频的同时需求,提出了基于TMS320C64X系列DSP的G.729语音编码器软、硬件设计方案,并着重阐述了在实时实现过程中进行优化的关键技术。经测试表明,优化后的单路语音编码占用了5%左右的CPU资源,比优化前降低了80%,保留了更多的资源用于视频编码,为在同一块DSP芯片上实现音频、视频编码提供可能。     

H.263解码器在TMS320C80上的实现

文章介绍了基于TMS320C80的H.263解码系统实现。结合C80的特点,对H.263视频编解码标准中开放部分的算法进行了改进。对CIF格式图像解码,可达到12.5帧/秒的帧率。进而证明可用H.263取代H.261进行低码率视频解码。