|
1.
|
串扰时延故障的SAT-ATPG算法研究
|
|
|
|
|
|
|
尚玉玲 钱尚 刘鹏《计算机测量与控制》,2017年第25卷第3期
|
|
|
随着芯片运行速度不断提高,对串扰时延的测试已成为一个迫切需要解决的问题；文中提出一种面向多条攻击线的受害线上最大串扰噪声的测试生成方法；此方法建立了串扰通路时延故障模型、分析了布尔可满足性问题、讨论了七值逻辑,研究了串扰时延故障测试转换为CNF的逻辑表达式,在非鲁棒测试条件下约简CNF范式,并提出了串扰时延故障的SAT-ATPG算法；最后通过实例分析,对本文算法进行验证；结果表明:该算法对串扰时延故障的测试矢量的生成是有效的。
|
|
2.
|
基于神经网络的数字电路串扰时滞故障测试生成
|
|
|
|
|
|
|
危厚琴 李艳娟 曹伟《煤矿机械》,2011年第32卷第3期
|
|
|
针对数字电路中多侵略线串扰时滞故障将使电路不能正常工作的问题,提出了一种有效的测试生成算法。该算法首先使用Kernighan-Lin-Fiduccia-Mattheyses(KLFM)方法在受害点处把电路分为左右2个部分,然后对右半部分电路采用神经网络算法把故障效应传播到输出端,最后对左半部分电路根据受害点时滞故障的方程计算出受害点的最大串扰时滞故障测试生成矢量。在ISCAS’85和ISCAS’89国际标准电路上的实验结果表明本算法具有较高的故障覆盖率和较短的测试生成时间。
|
|
3.
|
基于MAF模型的串扰时延故障的测试矢量生成 被引次数：1
|
|
|
|
|
|
|
颜学龙 梁晓琳 尚玉玲《计算机工程与应用》,2009年第45卷第19期
|
|
|
随着深亚微米技术,串扰噪声问题越来越严重。利用MAF模型的基本思想,探讨了一种串扰时延最大化算法,并且利用被修改的FAN算法,生成测试矢量。对于一条敏化通路,利用被修改的FAN算法适当地激活相应的攻击线和受害线,使电路在最恶劣情况下引起最大通路时延,从而实现更有效的时延测试。在标准电路ISCAS’85上进行实验验证,结果表明:该算法对于多攻击线的串扰时延故障的测试矢量产生是有效的。
|
|
4.
|
多攻击线引起的串扰时延故障的TPG 被引次数：1
|
|
|
|
|
|
|
颜学龙 梁晓琳 尚玉玲《微电子学与计算机》,2008年第25卷第11期
|
|
|
探讨了一种串扰时延最大化算法,并且利用被修改的FAN算法,生成测试矢量.对于一条敏化通路,利用被修改的FAN算法适当地激活相应的攻击线和受害线,使电路在最恶劣情况下引起最大通路时延,从而实现更有效的时延测试.利用了FAN算法的多路回退和回溯等主要特色,提高了测试生成算法的效率.实验结果表明,沿着任何临界通路传播的受害线相耦合的攻击线被适当地激活,并且可以对一定规模的电路的串扰时延故障进行测试矢量生成.
|
|
5.
|
面向串扰时延效应的时序分析方法及在集成电路测试中的应用
|
|
|
|
|
|
|
张旻晋 LI Hua-Wei 李华伟 李晓维《计算机学报》,2007年第30卷第10期
|
|
|
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一种基于通路的考虑多串扰引起的时延效应的静态时序分析方法,该方法通过同时考虑临界通路及为其所有相关侵略线传播信号的子通路来分析多串扰耦合效应.该方法引入了新的数据结构"跳变图"来记录所有可能的信号跳变时间,能够精确地找到潜在的串扰噪声源,并在考虑串扰时延的情况下有效找到临界通路及引起其最大串扰减速效应的侵略子通路集.这种方法可以通过控制跳变图中时间槽的大小来平衡计算精度和运行时间.最后,文中介绍了在基于精确源串扰通路时延故障模型的测试技术中,该静态时序分析方法在耦合线对选择和故障敏化中的应用.针对ISCAS89电路的实验结果显示,文中提出的技术能够适应于大电路的串扰效应分析和测试,并且具有可接受的运行时间.
|
|
6.
|
基于三值神经网络和混沌搜索的数字电路串扰时滞故障测试生成算法
|
|
|
|
|
|
|
孟祥 赵莹 孙永恒 李艳娟《机床与液压》,2019年第47卷第6期
|
|
|
提出了一种有效的串扰时滞故障测试生成算法,该算法使用了三值神经网络理论和混沌搜索方法。首先在电路的受害点处把电路分成两个部分,对第一部分,可以得到时滞时间表达式;对第二部分,使用混沌搜索和三值神经网络网络的方法把故障传播到输出端。最后,能够把故障传播到输出端且使时滞时间表达式取最大值的输入矢量就是串扰时滞故障的最优测试矢量。实验结果表明该算法能够容易地得到故障输入测试矢量,平均测试生成时间小于0. 25μs,故障覆盖率能够达到98. 2%。
|
|
7.
|
基于优先性的延迟噪声故障分析方法*
|
|
|
|
|
|
|
刘晓晓 吴继娟 李光顺 吴俊华《计算机应用研究》,2012年第29卷第1期
|
|
|
为了减少互连串扰噪声对电路性能的影响,提出一种top-k延迟噪声故障分析方法。通过逻辑分析方法有效地修剪受扰线和干扰线组合的分析空间,利用时序窗口计算受扰线和干扰线之间的虚假延迟噪声故障的发生概率,找到实际电路中最有可能引起虚假延迟噪声故障的top-k条干扰线。本方法能够在规定时间内消除尽可能多的虚假噪声,从而提高了串扰噪声影响下时序分析的精确度。
|
|
8.
|
面向测试的SOC核间互连网络约简算法
|
|
|
|
|
|
|
尚玉玲 李玉山《西安电子科技大学学报(自然科学版)》,2009年第36卷第5期
|
|
|
随着集成电路的制造工艺和工作频率已经进入了深亚微米和吉赫兹时代,片上系统核间互连总线的串扰测试已经成为不容忽视的问题.通过对片上系统核间互连总线特征的研究,提出了一种面向测试的片上系统核间互连总线的约简算法.该算法首先对核间互连的拓扑结构进行描述,建立互连关系矩阵,并以受害线为根结点构建互连关系分级树,根据测试精度去掉多余的攻击线.其次,根据互斥算法对包含三态双向驱动源的互连线进行筛选,确定施加激励的互连线.经过约简后的互连网络可根据测试矢量生成算法生成测试矢量集.该算法使生成的测试矢量集大大缩小,并提高了测试效率.
|
|
9.
|
考虑串扰影响的时延测试 被引次数：2
|
|
|
|
|
|
|
张月 李华伟 宫云战 李晓维《微电子学与计算机》,2003年第20卷第11期
|
|
|
超深亚微米工艺下，串扰的出现会导致在电路设计验证、测试阶段出现严重的问题。本文介绍了一个基于波形敏化的串扰时延故障测试生成算法。该算法以临界通路上的串扰时延故障为目标故障进行测试产生．大大提高了算法的效率。实验表明，以该算法实现的系统可以在一个可接受的时间内。对一定规模的电路的串扰时延故障进行测试产生。
|
|
10.
|
一种新的VLSI功能噪声故障分析方法
|
|
|
|
|
|
|
刘晓晓 吴继娟 李光顺 吴俊华《微电子学》,2011年第41卷第5期
|
|
|
将相邻线间的信号跳变方向考虑到噪声窗口模型中,提高计算同时跳变的干扰线在受扰线上引起的组合噪声脉冲结果的准确性;利用改进的噪声窗口模型,对受扰线的弱干扰线集合、强干扰线集合以及传播噪声同时进行分析,得到电路中精确的可实现有效噪声脉冲以及相应的有效干扰线集合。对10个MCNC基准电路进行实验,结果表明,该方法能够非常有效地滤除功能噪声分析过程中的虚假噪声故障。
|
|
11.
|
调整门和连线尺寸以减小串扰的拉格朗日松弛法
|
|
|
|
|
|
|
张富彬 何庆延 彭思龙《计算机工程与科学》,2007年第29卷第5期
|
|
|
本文给出了一个布线后减小串扰噪声的算法。该算法通过调整逻辑门和互连线的尺寸有效地减小了串扰噪声,在减小噪声的同时约束电路的最大延时,使得在串扰噪声和时序都满足约束的条件下最小化芯片面积。算法保证了改变逻辑门和线网尺寸不会破坏电路的时序约束。实验结果证明,本算法有效地减小了串扰。此算法不需回到布线阶段来优化串扰,减少了设计迭代次数,加快了设计收敛时间。
|
|
12.
|
基于探索式分区和测试向量生成的硬件木马检测方法
|
|
|
|
|
|
|
薛明富 胡爱群 王箭《电子学报》,2016年第5期
|
|
|
本文提出基于分区和最优测试向量生成的硬件木马检测方法。首先，采用基于扫描细胞分布的分区算法将电路划分为多个区域。然后，提出测试向量重组算法，对各区域依据其自身结构生成近似最优的测试向量。最后，进行分区激活和功耗分析以检测木马，并采用信号校正技术消减制造变异和噪声的影响。优点是成倍提高了检测精度，克服了制造变异的影响，解决了面对大电路的扩展性问题，并可以定位木马。在基准电路上的验证实验表明检测性能有较大的提升。
|
|
13.
|
基于部分移相网络级联的传输线远端串扰消除技术
|
|
|
|
|
|
|
娄千层 王世山 高欣欣 张开颜 陆熊《电工技术学报》,2018年第17期
|
|
|
串扰是电气、电子系统内部多导体传输线间的相互电磁干扰,严重时可降低系统的可靠性和安全性,影响系统的正常工作。典型的多导体传输线包括电缆线束和PCB导线等,其远端串扰问题显得尤为突出。针对多导体传输线系统的远端串扰噪声,提出了一种在中低频段大幅消除远端串扰的理论及其实现方法,考虑将两段传输线通过一有源网络级联,两段传输线线长比例可调,并且该网络可通过特别设计,以达到传输线远端端口不含其他导线耦合噪声的目的。另外提出一种"部分移相网络",即对"施扰线"电压进行移相处理而对其余端口不做处理,该网络满足上述串扰消除的要求,并且对于任意传输线系统均存在最优的移相角和线束比例。为了确定最优移相角和最佳线长比例,基于数值计算提出了最优移相角和最佳线长比例的计算流程,并结合两个示例进行了仿真测试与实验测量。研究表明,中低频段最优移相角集中在π附近,且随着频率的升高而增大;最佳线长比例则集中在0.3~0.5之间,两者均与频率有关。
|
|
14.
|
基于SAT的多目标故障测试向量动态压缩方法
|
|
|
|
|
|
|
张诗芳 刘波峰 朱志杰《计算机应用研究》,2013年第30卷第9期
|
|
|
针对传统的自动测试图形向量生成采用逐个求解单一故障模型导致生成测试向量数据量巨大的缺点, 提出一种基于布尔满足性(boolean satisfiability, SAT)的多目标故障测试向量动态压缩方法, 同时论证多目标故障测试生成问题为布尔满足性问题。该方法将具有鲁棒性的SAT算法嵌入经典的动态压缩流程中, 首先利用经典动态压缩算法求解最小测试向量检测大部分失效故障, 然后采用SAT求解器对未测出的多故障电路进行同一求解和附加约束求解方式, 最终得到故障覆盖率高的测试向量和同一测试最大故障列表。实验数据表明, 在相同电路模型情况下, 此方法求得的测试向量相比经典动态压缩减少高达70%。
|
|
15.
|
数字电路串扰故障测试的路径敏化方法研究
|
|
|
|
|
|
|
潘中良 陈翎《自动化与信息工程》,2007年第28卷第1期
|
|
|
数字电路集成度的提高特别是近年来系统芯片的出现,信号线之间的间距不断缩小,使得信号线间容易发生串扰.文章首先对串扰故障模型,特别是信号线间容性和感性耦合所产生的串扰及其特征进行了讨论,其次针对数字电路中串扰故障的检测,研究了基于路径敏化的测试矢量生成方法,给出了方法的实现步骤.
|
|
16.
|
基于分组网络结构NoC的BIST串扰测试方法
|
|
|
|
|
|
|
何世超 蔡觉平 郝跃《微电子学》,2007年第37卷第6期
|
|
|
针对大规模NoC芯片设计中BIST测试时间长和消耗面积大的问题,提出一种测试NoC内switch间互连线串扰的BIST方法。对于互连线工作在1 GHz以下的大规模NoC,电容耦合是影响串扰的主要因素。通过并行测试结构,同时对几条受害线进行测试,有效减小了测试时间和电路面积。从理论角度对所提方法的测试时间和功率损耗进行了分析,以3×3 mesh结构的NoC为例,验证了所提方案和理论分析的正确性。
|
|
17.
|
一种基于反相器减小传感器信号线间串扰方法
|
|
|
|
|
|
|
章玉珠 何怡刚 袁莉芬 陈欢 李珊《传感器与微系统》,2015年第10期
|
|
|
传感器信号传输时由于信号线间的电磁耦合产生不可避免的串扰。信号线间串扰严重影响信号线系统信号完整性。针对传感器信号线间串扰提出一种抑制方法，基于反相器防护线减小信号线间串扰方法，该防护线物理结构非常简单，从而很好地减小物理设计成本。通过PSpice软件搭建仿真电路进行仿真验证，仿真结果表明：未采用反相器防护线的受害线受到串扰严重且信号发生误码现象，而采用反相器防护线后受害线串扰现象明显改善且传输信号和原始传输信号100%吻合，从而验证了反相器防护线具有很强的抑制传感器信号线间串扰能力。
|
|
18.
|
基于片上网络改进HT模型的测试方法及仿真
|
|
|
|
|
|
|
《电子技术应用》,2015年第8期
|
|
|
No C结构规模巨大,内部电路互连非常复杂,No C内部串扰严重影响了片上系统的信号完整性。基于改进HT模型提出一种串扰测试的方法,实验结果表明,在改进的HT模型来中,N根传输线传统串扰测试方法需要测试6N次,而此方法只需要18次,从而有效地减小了开销。基于改进的HT故障种类模型设计了一套基于改进HT模型的测试代码,根据测试代码利用Pspice仿真软件设计了一种测试代码电路,该测试电路是利用16位数据选择器和16进制计数器构成,并对测试电路进行仿真测试,测试结果表明该电路能够满足测试要求并且具有可移植的优点。
|
|
19.
|
深亚微米IC物理设计流程中的串扰控制
|
|
|
|
|
|
|
王胤翔 周凤亭 陆生礼《电子器件》,2005年第28卷第1期
|
|
|
信号完整性的设计收敛已经成为当前深亚微米集成电路物理设计流程中的关键问题。对信号完整性收敛产生不利影响的有三个因素：串扰、直流电压降和电迁移。其中影响最大的是串扰，串扰噪声会产生大量的时序违规、逻辑错误。主要关注基于串扰控制的物理设计方法，包括新的流程、各个设计阶段对串扰的分析及修正的方法，以达到快速的时序收敛。并且根据真实的设计实例，提出了几点有效的控制串扰的方法和对于信号完整性管理比较有价值的观点。
|
|
20.
|
复杂电子系统传导EMI噪声机理分析与处理
|
|
|
|
|
|
|
颜伟 赵阳 王恩荣 张宇环 邱晓晖 孙红艳 陈雪丽《中国电机工程学报》,2012年第32卷第30期
|
|
|
针对复杂电子系统产生的传导EMI噪声,该文分别利用电偶极子模型、电路分析方法和散射参数方法提出了3种传导EMI噪声理论模型及其等效电路,包括因串扰引起的传导噪声模型,因接地不良引起的传导噪声模型,以及因PCB线缆阻抗失配引起的传导噪声模型。同时,还设计了一种串扰扼流圈以有效抑制因串扰引起的传导EMI噪声。实验结果表明,采用文中方法,某型商用车载导航和刷卡器能够通过GB 9254标准测试,噪声抑制效果分别可达44.8和29.28 dB V,从而验证了方法的有效性。
|
|
