一种新的CMOS组合电路最大功耗快速模拟方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗做出精确的估计非常重要。由于在实际电路中存在的时间延迟,而考虑延时的电路功耗模型计算量较大,因此用模拟方法求取电路最大功耗非常耗时。为了在尽可能短的时间内对VLSI电路的最大功耗做出较为可信的估计,首次提出了二阶段模拟加速方法。对ISCAS85电路集的实验结果表明,这种估计方法具有最大功耗估计值准确和加速明显的优点。     

Pseudo-Random Test Generation for Large Combinational Circuits

In this paper,a simulation system of pseudo-random testing is described first to investigate thecharacteristics of pseudo-random testing.Several interesting experimental results are obtained.It isfound out that initial states of pseudo-random sequences have little effect on fault coverage.Fixedconnection between LFSR outputs and circuit inputs in which the number of LFSR stages m is less thanthe number of circuit inputs n leads to low fault coverage,and the fault coverage is reduced as mdecreases.The local unrandomness of pseudo-random sequences is exposed clearly.Generally,when anLFSR is employed as a pseudo-random generator,there are at least as many LFSR stages as circuitinputs.However,for large circuits under test with hundreds of inputs,there are drawbacks of using anLFSR with hundreds of stages.In the paper,a new design for a pseudo-random pattern generator isproposed in which m相似文献   

基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究，在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明：该方案成功地完成了边界扫描机制试验电路扳上互连电路的桥接、S—A—1型、S—A—0型等多种类型故障的检测。     

RRTL：一种缩短随机测试长度的方法

本文提出了一种新的缩短随机测试序列长度的方法－ＲＲＴＬ法，它是在找到电路中难测故障分布的基础上，通过对电路的初始输入施加量佳概率的信号，使得最难测故障的测试长度变为极小值，因而也就大大缩短了测试时间。     

一种新的VLSI电路划分算法

提出了一种新的基于遗传算法的电路划分算法,该算法不仅适用于电路的二划分和K划分问题,而且可以满足划分对子集的大小和面积等多约束的要求。     

组合电路测试生成研究及实验

本文以门级组合电路为对象，以主路径敏化算法为基础，研究提高测试生成效率的策略，实现结果表明，按本文提出的策略所研制的测试生成系统，不仅效率较好，且得蝗测试集也较小。     

容易产生测试的电路

集成电路技术的快速发展带来了集成电路芯片测试的困难。可测试性设计(DFT)技术被提了出来。这些技术的主要缺点是影响电路性能,而且要求长的连续测试方法。本文给出容易产生测试(ETG)电路的概念。ETG电路是这样一种电路,产生它的完全测试集的计算复杂性与电路大小成线性关系。本文首先解释了ETG与其他DFT方法的区别,然后简单地描述了ETG组合电路、ETG时序电路,特别详细地介绍了ETG PLA。给出了把给定PLA修改为ETG PLA的算法,以及一些新的实验结果。ETG PLA作为ETG电路的一个例子说明了ETG技术的可行性。     

利用门延时特性处理组合电路的测试问题

1.引言 为了解决数字电路的测试问题,国内外不少专家学者已经做了大量的研究工作,比如在测试产生方法的研究成果中,有布尔差分法、D算法、PODEM算法、FAN算法、主路径敏化法等。虽然已经取得很大进展,但是大型数字电路测试产生问题的计     

数字电路多加权集随机测试生成方法

提出一种基于确定性完备测试集的数字集成电路多加权集随机测试生成方法 .通过引入搜索与迭代算法 ,将完备测试集分成若干测试子集 ,每一子集对应一个权集 ,即产生该子集中测试矢量的被测电路各主输入端取‘1’值的概率组合 .该方法与文献 [2 - 3]的结果相比 ,在测试序列长度或硬件开销上获得了改善 ,对大规模集成电路的内建自测试尤为适用     

数字电路多加权集随机测试生成方法

提出一种基于确定性完备测试集的数字集成电路多加权集随机测试生成方法.通过引入搜索与迭代算法,将完备测试集分成若干测试子集,每一子集对应一个权集,即产生该子集中测试矢量的被测电路各主输入端取‘1'值的概率组合.该方法与文献[2-3]的结果相比,在测试序列长度或硬件开销上获得了改善,对大规模集成电路的内建自测试尤为适用.     

准完全最大距离伪随机测试研究

对超大规模集成电路进行随机测试的测试码之间的距离作了定量分析,在此基础上,改进了最大距离随机测试算法中测试码的生成方法,使得所生成的伪随机测试码集合同时达到最大海明距离与近似最大笛卡尔距离。因此每一个测试码可以尽可能多地独立检测到更多不重复的故障。进而提出了准完全最大距离测试新算法的思想和构建理论,并详细阐述了该算法的执行流程。在ISCAS'85基准电路上进行的大量实验数据分析表明,本方法确实有效地提高了随机测试效率,降低了随机测试成本。     

CART:组合自适应随机测试方法

自适应随机测试方法将测试用例均匀分布于整个输入空间,以提高测试效率.然而,当被测软件的输入参数存在错误相关性,使失效区域形状成为“片状”时,传统的自适应随机测试方法效率将急剧下降.针对“片状”失效区域的特点,本文提出了一种新的自适应随机测试方法:组合自适应随机测试方法.该方法将输入参数划分为多个不同的组;每一组被视作一个独立的输入空间并通过自适应随机测试方法生成“准”测试用例序列;最终的测试用例将由各组“准”测试用例组合而成.实验表明,组合自适应随机测试方法能大幅度提高测试用例发现错误的效率.     

一种随机TBFL方法

许多学者研究了运用测试集对程序错误语句定位的问题,并提出了许多行之有效的方法,这些方法统称为TBFL(testing based fault localization)方法。后来人们发现,测试集里如果出现冗余,则这些冗余测试用例会伤害这些定位方法的功效。为了解决这个问题,Hao等人提出了SAFL(similarity aware fault localization)方法。实际上完全避免冗余是不可能的,因此从另一个角度构造了一个新的TBFL方法,称为随机TBFL方法。该方法的基本思想是:测试前对程序的语句错误概率进行先验分布,并把测试集看成随机变量,用测试用例反映的程序语句有关信息对程序语句的概率作一些调整,调整后的概率称为后验校正概率,最后根据这个后验概率对错误语句进行定位。将传统的TB-FL方法如Dicing方法、TARANTULA方法、SAFL方法纳入随机信息分析并通过几个实例进行分析和比较,结果表明,随机TBFL方法不仅能够正确定位错误语句,而且冗余对该方法的功效伤害不大。     

并发软件适应性随机测试方法

测试用例选择是软件测试中的关键问题之一.目前,测试用例选择在并发软件测试方面鲜有涉及.以多线程并发程序为研究对象,提出面向并发软件的适应性随机测试方法,通过优化测试用例选择,来提高并发软件测试的效率和错误发现能力.根据实验结果,我们提出的并发软件适应性随机测试方法比随机测试方法的测试效率更高,错误发现能力也更强.     

在测试用例不放回时比较随机测试和分割测试

在测试用例放回的情况下,关于随机测试和分割测试的比较,许多研究者做了大量的工作,取得了显著成果.在测试用例不放回的情况下,类似的比较工作在国内外文献中尚未见到.然而在实际工作中,尤其是在软件测试早期和模块测试阶段,测试用例是不放回的.因此,在测试用例不放回的情况下,对随机测试和分割测试进行了比较,得出4个结论.与Chen和Yu在测试用例放回情况下的研究成果相比,一个不同的发现是,在平分子域、错误数、测试次数时,分割测试不如随机测试效果好.另外还发现,如何利用各种信息分割出错误集中的区域,然后着重测试,这是分割测试的核心.     

一种星载嵌入式软件安全性测试方法

研究了星载嵌入式软件安全性测试问题.提出一种基于故障注入的安全性测试框架,通过构建全数字仿真测试环境,模拟目标系统输入异常故障及运行态异常故障,可以灵活地实现故障注入.根据软件实际运行结果与预期结果的一致性来评价软件检错、容错能力,进而完成对软件的安全性测试及验证过程.     

DeepRanger:覆盖制导的深度森林测试方法

深度学习软件的结构特征与传统软件存在明显差异,因此即使展开了大量测试,依然无法有效衡量测试数据对深度学习软件的覆盖情况和测试充分性,并造成后续使用过程中依然可能存在大量未知错误.深度森林是一种新型深度学习模型,其克服了深度神经网络存在的一些缺点,例如:需要大量训练数据、需要高算力平台、需要大量超参数.但目前还没有相关工作对深度森林的测试方法进行研究.针对深度森林的结构特点,制定了一组由随机森林结点覆盖率RFNC、随机森林叶子覆盖率RFLC、级联森林类型覆盖率CFCC和级联森林输出覆盖率CFOC组成的测试覆盖率评价指标.在此基础上,基于遗传算法设计了覆盖制导的测试数据自动生成方法DeepRanger,可自动生成能有效提高模型覆盖率的测试数据集.为对所提出覆盖指标的有效性进行验证,在深度森林开源项目gcForest和MNIST数据集上设计并进行了一组实验.实验结果表明,所提出的4种覆盖指标均能有效评价测试数据集对深度森林模型的测试充分性.此外,与基于随机选择的遗传算法相比,使用覆盖信息制导的测试数据生成方法 DeepRanger能达到更高的模型覆盖率.     

软硬件测试中预确定距离测试

在随机测试的基础上提出了VLSI电路测试中的一个新概念,即预确定距离测试.随机测试广泛应用于软硬件测试中已经有多年了.众所周知,随机测试中每个测试码都是随机选取的而不管它是否与先前生成的测试码重复.尽管由于测试码选取的随机性使得随机测试并不是十分有效,但是对它作了一些实质性修改从而大大提高了它的测试效率.在预确定距离测试中,总是选择总距离最大的测试码来进行测试,以便使得该测试码所检测到的故障与先前的测试码所检测到的故障尽可能地不同.还详细介绍了构造一个预确定距离测试序列的生成算法,并将其应用到软件测试中.最后,从基准电路上获得的实验结果以及从理论上的分析也表明这种新方法的有效性.     

Adaptive Random Testing: The ART of test case diversity

Random testing is not only a useful testing technique in itself, but also plays a core role in many other testing methods. Hence, any significant improvement to random testing has an impact throughout the software testing community. Recently, Adaptive Random Testing (ART) was proposed as an effective alternative to random testing. This paper presents a synthesis of the most important research results related to ART. In the course of our research and through further reflection, we have realised how the techniques and concepts of ART can be applied in a much broader context, which we present here. We believe such ideas can be applied in a variety of areas of software testing, and even beyond software testing. Amongst these ideas, we particularly note the fundamental role of diversity in test case selection strategies. We hope this paper serves to provoke further discussions and investigations of these ideas.     

基于组合解压缩电路的多扫描链测试方法

提出一种采用组合电路实现解压缩电路的压缩方法,只需少量的输入管脚,可以驱动大量的内部扫描链.该方法利用确定性测试向量中存在的大量的不确定位(X位),采用对测试向量进行切片划分和兼容赋值的思想,通过分析扫描切片之间的兼容关系来寻找所需的外部扫描输入管脚的最小个数.实验结果表明,它能有效地降低测试数据量.此外,通过应用所提出的解压缩电路,扫描链的条数不再受到自动测试仪的限制,因此能充分发挥多扫描链设计降低测试应用时间的优点.