片上网络关键技术研究

半导体技术的快速发展以及芯片上系统应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、延迟以及时钟同步等问题更加复杂,出现了将通信机制与计算资源分离的片上网络.片上网络设计涉及从物理层到应用层诸多方面的问题.本文给出片上网络设计的一些关键技术:设计流程、拓扑结构、路由技术、交换技术、性能评估;并指出目前研究存在的问题和今后的研究方向.     

异步片上网络研究综述

异步片上网络具有低动态功耗、对延迟抖动的不敏感、统一的网络接口、较低的系统集成复杂度和较好的电磁兼容能力等众多特性,是下一代片上多核微处理器和多核片上系统的标准片上通信架构之一.在简单介绍异步电路的相关理论后,从多个方面概述了当前异步片上网络的研究成果,包括网络拓扑、同步?异步接口、流控制、服务质量、路由算法、低功耗设计、容错和可测性设计以及设计自动化;然后介绍并分析了一些具有代表性的异步片上网络设计案例.研究显示,异步片上网络具有众多同步片上网络所不具备的优点,大量的片上多核系统将使用异步片上网络作为其片上通信系统,但它们的易用性和网络性能亟待提高.     

基于对角互连网格拓扑结构的片上网络

对二维网格拓扑结构进行改进,给出对角互连的DMesh结构和对角互连且边界节点互连的DTorus结构,针对2种拓扑结构分别提出DXY路由算法和TDXY路由算法。仿真实验结果表明,DMesh和DTorus结构可以节省网络节点间的路由通道数,减少平均传输延迟,增加吞吐量,使路由路径更加多样化。     

片上网络容错技术研究

片上网络是一种全新的片上计算机体系结构,对片上网络的研究主要包括拓扑结构、路由算法、服务质量、交换机制、拥塞控制、能耗和容错等突出问题,其中对容错方法的研究一直是研究的重点。在软件改进和硬件改进方面,容错方法可以分为路由算法容错和路由器结构容错两类。分析当前已有容错方法的适用情况、实现原理和实现方法,并且分析其延迟、吞吐率、功耗等性能及其优缺点,对容错方法的现状进行剖析并且为容错方法的下一步研究提供研究方向。     

三维片上网络拓扑结构研究综述

三维片上网络(three-dimensional network on chip,3D No C)是在三维集成电路(three-dimensional integrated circuit,3D IC)、片上系统(system on chip,So C)和二维片上网络(two-dimensional network on chip,2D No C)的基础上发展起来的,主要解决高集成度芯片通信瓶颈等问题,已引起国内外学术界和产业界的高度重视。3D No C拓扑结构体现了通信节点在芯片中的布局与连接,对三维芯片性能起决定性作用。简介了2D No C、2D No C到3D No C的演变、3D No C的优点与存在的问题以及3D No C解决的关键技术问题,分析了3D No C总体发展状况。三维拓扑结构是3D No C设计中的关键问题之一,重点研究了3D No C拓扑结构的分类方法,从通信角度将3D No C拓扑结构分成9大类,分类论述了3D No C拓扑结构,并分析比较了现有63种拓扑结构各自的特点,最后指出了3D No C拓扑结构的未来研究方向。     

基于Prim初始种群选取优化遗传算法的三维片上网络低功耗映射

针对将计算任务合理地映射到三维片上网络（NoC）的问题,提出了一种基于遗传算法（GA）的改进算法。GA具有快速随机的搜索能力,Prim算法可在加权连通图内得到最小生成树,改进算法结合了两种算法的优势,将计算任务合理地分配到各个网络节点,对于优化三维片上网络功耗和散热等问题具有很高的效率。通过仿真实验,对所提出的基于Prim算法的改进GA与基本GA的3D NoC映射算法进行了对比,仿真结果显示,基于Prim算法的改进GA平均功耗更低,从总体趋势来看,处理单元数量的增加与功耗降低幅度成正相关,在101个处理单元情况下,平均功耗比基本GA降低32%。     

基于前缀的片上网络容错源路由算法

为克服片上网络链路永久性错误带来的路由问题,提出一种基于前缀的片上网络容错源路由算法PFTSR。该算法适用于二维mesh片上网络,采用预测路径并根据反馈信息调整路径的方法进行路由探测。在仿真平台NIRGAM上进行仿真,实验结果表明,与传统片上网络容错源路由算法SRN相比,PFTSR极大降低了片上系统的功耗,并且在大多数情况下能减少探测到第一条路径的时间。     

片上网络容错路由算法研究

随着集成电路制造工艺的不断发展,集成在芯片上晶体管的数量也随之增多,已超过几十亿晶体管的规模,因此芯片上可以集成越来越多的IP核。随着芯片中IP核数量的增多,基于总线结构的片上系统(System-on-Chip,So C)已不能满足数据的通信要求,为了解决这个问题,片上网络(Network-on-Chip,No C)作为一种全新的互联结构被提出来。其核心是把网络设计的思想移植到芯片设计中,将片上资源互连起来,并将计算与通信分离。片上网络具有很好的空间可扩展性,采用的全局异步一局部同步的通信机制使并行通信效率更高。NOC带来了一种全新的片上通信方式,它的引入有利于提升可重用设计、解决通信瓶颈和全局同步等难题。本文在研究片上网络结构的基础上,针对片上网络多播通信的特点提出了一种多播容错路由算法。     

保证QoS的片上网络低能耗映射与路由方法

为解决二维mesh片上网络的服务质量和低能耗问题,提出基于最优化搜索的拓扑映射与路由方法Q-LEMR．该方法以降低芯片通信能耗为目标,在保证系统延迟与带宽的服务质量的前提下,自动将给定应用的IP核映射到片上网络结构上,并为通信踪迹定制设计确定的、非死锁的最短路径路由;同时通过加速策略使映射和路由的计算在可接受的时间范围内完成．实验结果表明,Q—LEMR较现有工作平均降低通信能耗28．8％,并满足服务质量要求．     

混合无线三维片网中无线路由节点分布研究

传统的片上网络都是采用金属链路连接各个路由节点;芯片上IP核的增多一方面导致了布线复杂度的增加;另一方面也导致了片上网络传输延迟和功耗的增加。由于片上微型天线的成功研制;芯片内的无线通信得以实现。无线通信具有高带宽、低延迟、低功耗的特点;使得无线片上网络（WNoC）成为传统片上网络最理想的替代方案;可以显著提高系统的性能。针对传统大规模片上网络（NoC）远距离核间多跳通信所带来的高能耗与延时问题;提出了一种[8×8×4]的三维混合无线片上网络架构以及针对该架构的路由算法。此外;对在混合型无线片上网络的拓扑设计中所遇到的无线节点和无线链路放置等问题进行了讨论。仿真结果表明;将无线节点放在第0层和第3层所得到的性能最好;且该拓扑结构与传统片上网络结构相比;在网络平均延迟以及网络总功耗方面取得了很大的提升。     

一种基于遗传算法的片上网络映射算法

片上网络NoC以其高可扩展性成为片上多核的互连解决方案。IP核到NoC结点的映射是片上网络设计的重要阶段。映射对芯片的性能和功耗有重要的影响。本文详细阐述了映射算法的研究现状,给出了映射算法的分类方法,并且分析各种方法的特点。最后,给出一种采用顺序表示的基于遗传算法的NoC映射算法。实验结果表明,该映射算法能够取得较好的准确性和较高的效率。     

片上网络无虚通道隔离路由算法

子网隔离方法是解决片上网络众核处理器中大量应用程序并发执行时通信数据流相互干扰的重要方法.针对现有子网隔离路由算法只适用于某几种特定类型的不规则子网,降低了片上系统的利用率,给出了不规则子网的拓扑结构模型,并结合奇偶转向模型,提出了一种低开销的无虚通道隔离路由算法.算法采用维序路由规则传输数据包,一旦遇到不规则子网边界破坏了最小路由路径时,则改变路由策略,采用南北边界路由和东西边界路由2种模式传输数据包.通过合成负载通信模式测试和真实应用踪迹测试,对不同算法进行系统利用率、性能和功耗比较分析,结果表明所提出的隔离路由算法在不降低片上系统网络性能的情况下,提高了系统的利用率.     

基于网格拓扑的无线传感器网络低能耗路由策略

针对无线传感器网络的能量消耗,提出了一种新型高效的低能耗路由算法。基于网格拓扑结构,主要解决了延迟约束下的中继节点选择问题。通过将问题转化为0～1整数线性规划,可以得到最终的中继选择。所研究的算法主要应用于实时无线传感器网络系统,它能够在满足延迟约束的条件下给出低能耗的路由策略。仿真结果表明:提出的算法能有效地减少无线传感器网络的能量消耗,延长网络寿命。     

片上网络路由算法分析与评估

本文对片上网络中的确定性XY路由算法和基于拐弯模型的4种自适应路由算法进行分析,并采用Noxim模拟器在6种合成通信模式下对5种路由算法的性能进行评估。实验结果表明,在均匀随机通信模式下,XY路由算法的性能优于自适应路由算法;在置换1和混洗通信模式下,奇偶路由算法的性能优于其他路由算法;在置换2、位反和蝶形通信模式下,负向优先路由算法的性能优于其他路由算法。     

基于多目标免疫算法的NoC映射优化

片上网络映射算法对系统的功耗、可靠性等性能有重大影响。引入新的抗体初始化算子和抗体变异算子,提出一种多目标映射免疫算法,以降低系统功耗,提高系统可靠性,避免产生额外的资源开销。算法中新的抗体初始化算子利用贪心算法产生初始抗体,新的抗体变异算子通过交换IP核位置减小通信距离,对解进行优化,从而降低由变异随机性产生的退化风险。根据网络的动态特性,提出一种新的功耗模型,使得功耗计算更准确。仿真结果表明,该算法能够有效降低功耗,提高可靠性。