首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 140 毫秒
1.
Xilinx PCI-Express核总线接口设计与实现   总被引:1,自引:0,他引:1  
介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。  相似文献   

2.
本文设计并研制了一套数字系统实验箱。该实验箱以FPGA开发板DE1-SoC为基础,采用核心板加外设接口的模式进行设计,不仅能实现传统的硬件逻辑设计,还能完成Verilog硬件描述语言的FPGA设计,实现数字系统设计的实验,基本满足实验教学需求。  相似文献   

3.
为克服采用单片机或PLC来实现交通灯控制器的不足,在已有基于Verilog HDL硬件描述语言的交通灯设计的基础上,给出了一种基于Verilog HDL硬件描述语言的复杂交通指标灯设计;同时,选择XINLINX公司的FPGA芯片,采用ISE9.li开发工具进行了程序的编译与功能仿真,实现了交通灯控制器的硬件电路描述.仿...  相似文献   

4.
本文通过分析嵌入式系统的启动过程,设计实现了基于SD/MMC存储卡的直接启动方案。该方案基于AMBA总线,采用硬件描述语言(Verilog HDL)实现SD/MMC启动控制器,利用EDA工具VCS进行仿真,Synplify进行综合,采用Altera公司的FPGA进行验证。全文从系统架构设计出发,详细介绍了启动过程的硬件设计和软件流程,最后给出仿真、综合和FPGA验证结果。  相似文献   

5.
基于FPGA的UART IP核设计与实现   总被引:2,自引:1,他引:1  
本文设计了一种基于FPGA的UART核,该核符合串行通信协议,具有模块化、兼容性和可配置性,适合于SoC应用.设计中使用Verilog HDL硬件描述语言在Xilinx ISE环境下进行设计、仿真,最后在FPGA上嵌入UART IP核实现了电路的异步串行通信功能.  相似文献   

6.
文章介绍基于FPGA的SPI通讯接口设计,采用Verilog硬件描述语言编程,用综合工具Synplify对设计进行综合,用Model Sim进行时序仿真测试,最后在FPGA上实现完成。  相似文献   

7.
将现代数字逻辑电路基本逻辑运算采用硬件描述语言描述。本文用Verilog HDL语言描述与运算、或运算和非运算,并给出了应用实例。将数字逻辑运算表示成硬件语言描述,具有格式统一、简洁的作用,便于阅读理解和修改。采用硬件语言描述方法更易于提高数字电路与系统设计能力,加强创新实践活动。  相似文献   

8.
在使用FPGA器件设计组合逻辑电路时,由于连线和逻辑单元的延迟作用,使输出信号出现毛刺,产生冒险现象,影响逻辑电路的稳定性。本文基于Verilog HDL,对硬件描述语言设计的组合逻辑电路中冒险现象产生的原因进行分析,介绍了通过加入采样脉冲和加入D触发器消除冒险现象的方法。并给出了实例程序、仿真波形及综合后的电路结构图。  相似文献   

9.
利用Verilog HDL硬件描述语言自顶向下的设计方法和Quartus Ⅱ软件,在复杂的可编程逻辑器件(FPGA,Field Pro-grammable Gate Array)中实现了发电机组频率测量计的设计。该设计采用了光电隔离技术,提高了系统可靠性和稳定性。通过仿真,表明这种方法与传统方法设计的数字电子系统相比,便于频率测量范围的扩展,同时其可移植性强、可更改性好。  相似文献   

10.
徐晨  蒋华  袁红林 《计算机工程与应用》2006,42(17):111-113,122
文章讨论了一种增强Verilog硬件描述语言建模能力的编译预处理器的设计问题。VerilogHDL是专用集成电路设计中应用广泛的一种硬件描述语言,它尚存在一些缺陷。编译预处理器的功能是增强数字系统设计中对模块输入输出端口阵列等参数化设计的能力。在分析IEEEVerilog1364—2001建模特性的基础上,基于LEX和YACC设计出专门的编译预处理器,显著降低了程序规模,可以方便地嵌入其他仿真或综合工具中,增强了VerilogHDL参数化的建模特性。  相似文献   

11.
现场可编程门阵列(FPGA)器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状(CIC)抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。  相似文献   

12.
13.
研究了一种以FPGA为基础的步进电机控制芯片的设计,本芯片采用Actel公司的ProASIC3系列FPGA:A3P030进行开发,采用Verilog HDL硬件描述语言进行硬件电路设计,使用Actel公司出品的Libero集成开发环境,通过C8051F060单片机,以C语言为开发语言对设计的芯片进行实际测试.  相似文献   

14.
设计了一个基于单片机与FPGA的多通道步进电机控制系统.该系统采用Altera公司的CycloneⅡ系列EP2C8Q205C8 FPGA芯片进行开发,采用Verilog HDL语言进行硬件电路设计,实现多通道步进电机的启动、加速、减速、停止等功能.通过新华龙C8051 F060单片机对设计的电路进行实际测试.上位机软件由Delphi 7设计.  相似文献   

15.
用Verilog-HDL设计数字逻辑系统   总被引:2,自引:0,他引:2  
马朝  李颖  杨明 《计算机工程》2000,26(12):110-112
介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较,展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。  相似文献   

16.
针对直接数字频率合成器(DDS)芯片因存储空间开销大导致功耗增加,可靠性降低的问题 ,设计了一种将改进sunderland算法与QE-ROM技术相结合的一种用于直接数字频率合成器(DDS)的紧凑型16位精度正弦查找表(ROM);对所设计的正弦查表算法进行了系统级仿真与硬件描述语言(Verilog HDL)实现,并最终在FPGA上进行了整体算法功能与性能的验证;基于AD5360芯片制作了一款多通道16位输出数模转换器(DAC),并搭载降压稳压芯片LM317和LM337实现了一款可以将220V工频转换为DAC所需的±9V和3.75V的供电电源。测试结果显示,设计的正弦查找表算法在达到16位精度的同时,只占据8576bit的存储空间。所使用的正弦数据优化算法相比较传统的DDS正弦波形发生器资源节省99.2%,实现了122:1的压缩比,有效降低了DDS的芯片面积和功耗;  相似文献   

17.
数字逻辑电路与语言相结合的教学方法探索   总被引:3,自引:0,他引:3  
为了改进数字逻辑电路教学方法以适应电子技术迅猛发展的需要,探索了新的数字逻辑电路教学方法,这就是数字电路与语言相结合.比较电路原理图输入方法和Verilog语言输入方法在逻辑电路设计中的使用.  相似文献   

18.
正规基中模乘算法的FPGA实现方法研究   总被引:1,自引:0,他引:1  
给出了GF(2m)上椭圆曲线密码系统中最佳正规基表示的模乘运算优化算法,提出了该算法的FPGA实现方案,并详细分析了实现该算法的有限状态机模型。结合Xilinx的FPGA器件,用VerilogHDL编写了实现该有限状态机的代码,在ISE和ModelSim开发工具中通过仿真、综合。试验表明,该文实现的模乘方案较其他实现方案具有较高的速度,并在EC-Elgamal密码体系中得到较好的应用。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号