具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

LDPC比特翻转译码算法的分析与改进

利用统计译码思想由LDPC（Low Density Parity Check）码校验矩阵通过矢量的线性组合构造出一个新的低密度校验矢量集合，并结合LDPC码并行比特翻转译码算法的环检测等特点的分析，提出了一种新的硬判决译码方案。仿真结果表明：改进算法在译码性能上接近BP算法，又保持了并行比特翻转算法迭代次数少的优点。     

IEEE 802.1 6e中LDPC译码器的实现

面向IEEE 802.16e中LDPC码,分析了各种译码算法的译码性能,归一化最小和(NMS)算法具备较高译码性能和实现复杂度低的特点.提出一种基于部分并行方式的LDPC译码器结构,可以满足IEEE802.16e中非规则LDPC码的译码要求.在FPGA上实现了该译码器,数据吞吐率可以达到130 Mb/s.     

基于最小和的高效LDPC译码算法

针对低密度奇偶校验（LDPC）译码算法性能低的问题,提出一种基于最小和的高效译码算法。该算法从概率的角度分析消息的传递过程中校验节点的更新过程,得到近似的最小和算法等式,并采用动态归一化因子提高译码性能。仿真实验表明,与BP译码算法相比,该译码算法在损失极少译码性能的情况下,不仅减少迭代过程中的计算量,而且提高了译码效率。     

基于VLC和LDPC的联合信源信道译码

提出了一种基于VLC和LDPC的联合信源信道译码算法。在迭代过程中，利用VLC信源序列中的冗余信息校正LDPC译码的迭代软信息，增强LDPC译码器的纠错性能，并加速LDPC译码迭代收敛。BSC信道的仿真结果证实了该联合信源信道解码算法性能优越。     

基于LDPC码结构的盲信道噪声方差估计方法

在LDPC码的迭代软判决译码算法中需要利用信道的噪声方差,通过对二元LDPC码、采用BPSK调制的盲信道噪声方差估计方法的分析,提出了在AWGN信道条件下,采用QPSK调制的基于多元LDPC码结构的盲信道噪声方差估计算法,将估计的结果应用到多元LDPC码的译码算法中。仿真结果显示,该算法可以有效地提高信道利用率,在没有增加额外开销的同时能够得到比较准确的信噪比估计。     

国数字地面电视标准中LDPC码的半并行译码结构设计*

中国数字地面电视广播标准采用准循环低密度校验码（QC-LDPC）作为其信道编码的内码。根据该类LDPC码的准循环特性,提出了一种基于后验概率的简化最小和算法及其对应的半并行译码结构。其可实现在同一接收机中尽量复用硬件资源并减少消耗情况下LDPC码的多码率译码。最后,使用可编程门阵列实现了此结构并验证了其性能,实验表明,该方法比传统的最小和算法性能略有降低,但可节约大量存储器资源。     

结构化LDPC码流水线译码器的仿真与设计

针对在结构化LDPC码译码器中使用流水线结构,对最小和分层译码算法进行了分析。为进一步提高译码器的性能,提出了一种修正分层最小算法,使得结构化LDPC码的译码器能使用流水线结构来增加系统吞吐量。根据修正算法,设计了一种低复杂度的译码器结构,并详细描述了串行校验节点处理器和灵活置换器这两个模块的设计。分析了流水线译码器对处理时延的提高,并仿真了同一码长不同译码算法的性能。仿真结果表明修正算法和最小和译码算法相比,性能上几乎没有损失,由于译码器采用了流水线结构,吞吐量提高了2到3倍,并能灵活的支持各种码长和码率的结构化LDPC码。     

性能和复杂程度折中的LDPC码译码算法

在IEEE802.16e通信标准的LDPC码背景下,基于LDPC码的软判决LLR BP译码算法,结合LDPC码的最小和处理方式和硬判决译码思想,针对译码性能和复杂程度提出了一种改进的BP译码算法。在相同信噪比条件下,新BP算法在译码性能上非常接近LLR BP算法,同时其复杂程度却远小于LLR BP算法,提高了工程可实现性。     

基于信道估计的LDPC仿真算法研究

研究有记忆信道上的LDPC译码算法,对高速数字通信系统具有重要意义.目前运用于有记忆信道上的LDPC迭代译码算法,如基于信道估计的BP迭代译码算法等,都存在算法复杂度较高、运算量较大的问题.针对隐马尔可夫噪声信道,首次将最小和(min-sum)算法引入到基于噪声软判决和信道估计的LDPC迭代译码算法,利用函数特性有效降低算法复杂度、减少运算量.仿真结果表明,此算法的性能不仅优于不考虑信道记忆特性的一般LDPC的迭代译码算法,也优于基于噪声硬判决和信道估计的BP迭代译码算法,在性能损失较小情况下,于译码性能和算法复杂度之间找到了一个很好的折衷,对实时通信系统具有重要意义.     

非规则LDPC码的局部消环

低密度奇偶校验码（LDPC）中,度数低的节点之间的短环相比于度数高的节点之间的短环对于译码性能的影响更大。为了尽可能地减少短环,提出了一种交换节点之间的边的方法：首先最大可能地消去度数低的节点之间的短环,然后在保证度数低的节点之间最小环不变的情况下最大可能地消去整个LDPC码中的短环。对通过该方法与只从整体LDPC码上消去短环构造出LDPC码的仿真结果作出了比较。     

全息存储中的线性分组码

低密度奇偶校验码(LDPC)由于其突出的纠错能力目前得到学术界的显著关注．然而由于编码过程过于复杂．使得LPDC并不很适合于数字全息存储．在本文我们结合组合方法来改进编码设计过程，因而编码设计非常简单．用简单的与非门电路即可实现．符合全息存储中高数据传输率的要求。     

LDPC在QPSK调制下的最小和整数译码

低密度奇偶校验码(LDPC码)具有逼近香农限的优良性质。基于此,对LDPC码在QPSK调制下的最小和译码算法进行研究,提出一种基于整数运算的最小和译码算法,算法中所有变量都用固定长度的整数表示,便于硬件实现。仿真实验证明,该算法的性能与基于高精度浮点数的和积译码算法接近。     

IS算法及其在线性分组码仿真中的应用

该文用IS方法对在消息传播译码算法下的线性分组码进行了仿真分析。重点分析了SPC码和LDPC码在IS方法下的仿真情况,并比较了LDPC码在IS和MC两种仿真方法下的性能。     

IR_HARQ方式下码率兼容LDPC译码新方法研究

提出了采用码率兼容LDPC码为纠错码时IR_HARQ方式下的LDPC新译码方法,该方法利用前次译码后的信息作为重传后再次译码的初始输入信息,有效地利用了上次译码的成果。对该新译码方法进行了仿真评价,仿真表明新方法在系统吞吐量和迭代次数方面都能提供更好的性能。     

改进型LLR BP译码算法研究

短低密度校验(LDPC)码的Tanner图中通常存在环路,变量节点之间的信息不再相互独立,导致LLR BP算法译码性能的下降。针对上述问题,提出一种改进型LLR BP译码算法,推导出有环时变量节点的真实信息,利用最小均方误差准则计算出有记忆的变量节点信息的权值,通过调整变量节点信息的迭代过程降低变量节点之间信息的相关性。仿真结果表明,改进型LLR BP算法具有比LLR BP算法、归一化BP算法及偏移量BP算法更好的LDPC译码性能。     

准循环LDPC码的构造及其性能仿真

论文研究了准循环LDPC码的构造方法,并对其译码性能进行了仿真。结果表明,准循环LDPC码在中短码时具有很强的纠错能力,性能接近目前与其长度相仿的最好的LDPC码,且编译码简单,易于实现,因而具有广阔的应用前景。     

基于差集的低密度校验码的构造

组合设计是构造好的低密度校验码的潜在有力工具,提出了利用差集来构造准循环低密度校验码(QC-LDPC)的新方法。该方法构造的QC-LDPC码,最小环长至少为6,码率的选择也具有很大的灵活性。由于其准循环结构,可以用简单线性移位寄存器完成编码。计算机仿真结果表明该方法构造的QC-LDPC码,在加性高斯白噪声信道中BPSK调制下用和积迭代译码性能很好。