共查询到19条相似文献,搜索用时 156 毫秒
1.
2.
随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能. 相似文献
3.
4.
针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C/C++和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的... 相似文献
5.
6.
7.
AFDX-ES SoC虚拟仿真平台的构建与应用 总被引:3,自引:2,他引:1
随着集成电路技术的快速发展,SoC设计的规模、复杂度和集成度日益增加,给SoC设计的仿真验证提出了巨大挑战。简要介绍了AFDX网络,并结合AFDX终端系统SoC的设计,阐述了软硬件协同设计方法,提出了一种基于虚拟仿真平台的验证方法,详细论述了该平台的构建过程并举例说明了该平台的实际仿真验证应用方式。在芯片设计验证过程中,利用该平台有效地验证了芯片逻辑功能的正确性,保证了仿真验证的覆盖率,缩短了SoC设计验证开发周期,流片结果进一步证明了该方法的正确性,对类似SoC设计具有一定的参考价值。 相似文献
8.
9.
提出了一种基于OCP(Open Core Protocol)通信协议的虚部件级软硬件协同建模方法,并建立虚部件级模型——FITM(Function Interface Timing Model).FITM介于系统级算法模型和RTL时钟精确的模型之间,可简化系统级任务直接映射到RTL体系结构的难度;基于FITM的协同仿真对仿真的精确性和速度进行折中,可有效地解决系统级仿真不够精确和RTL仿真速度慢的问题,所得到的仿真结果能最佳地支持软硬件划分决策和系统性能分析.为了使虚部件级软硬件模型之间的通信独立于RTL的总线协议,文中采用OCP事务级通信协议,大大提高了模型的重用性.最后给出MP3 Decoder和数字化士兵音视频解码与播放器SoC的建模实例. 相似文献
10.
使用FPGA进行全系统仿真是验证基于平台设计的系统芯片(SoC)的有效手段,但FPGA原型验证一方面须等待硬件设计完成编码,另一方面FPGA全系统环境下的硬件设计错误定位耗时,验证周期较长.为更早展开系统级验证工作并缩短验证周期,提出一种基于固件的协同验证平台-FCVP.FCVP在FPGA上基于固件模拟待测硬件设计和系... 相似文献
11.
根据处理器芯片的特点,提出了一种基于RTOS的软硬件协同验证方法,该方法在RTOS的基础上建立了一个可移植的协同验证环境,在处理器芯片设计阶段,通过建立一个与芯片相近的硬件平台,在其上利用协同验证环境先验证软件设计的正确性,然后把这些正确的软件放入由处理器芯片构成的协同验证环境中验证设计的芯片。采用这种方法,不仅可以验证处理器芯片设计的正确性,减少错误存在的可能性,而且缩短了芯片验证的时间。 相似文献
12.
设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率. 相似文献
13.
14.
基于AMBA总线的SoC平台的设计和验证 总被引:2,自引:0,他引:2
SoC是大规模集成电路发展的必然趋势。完整的SoC平台包括硬件平台和软件平台,硬件平台上运行软件,软件平台又可以进一步验证硬件平台。本文设计了一个基于AMBA总线的SoC硬件平台,并以μClinux操作系统为基础构造软件平台。通过软硬件协同验证的方法,验证了平台的可靠性。该平台已在HDTVSoC设计中得到应用。 相似文献
15.
提出一个基于SystemC的可配置嵌入式系统快速虚拟原型平台,它具有典型的片上系统结构,支持多层总线架构.作为SystemC事务处理级模型,该平台支持快速仿真和通信细化.将此平台应用于IEEE 802.11媒体访问控制器的设计,目前该系统正处于板级调试过程中. 相似文献
16.
闫效莺 《自动化技术与应用》2010,29(7):23-25,38
随着SoC设计规模的增大和设计复杂度的提高,对芯片设计深层次验证的必要性、工作量和难度也变得越来越大。在此背景卞分析了SoC软硬件协同验证的原理及实现技术,研究了μC/OS—II在基于ARM7TDMI内核的SoC上的移植工作,提出了使用μC/OS-II及其上层应用程序验证SoC芯片硬件可用性和可操作性的方法。 相似文献
17.
嵌入式系统软硬件协同验证中软件验证方法 总被引:1,自引:0,他引:1
随着集成电路及计算机技术的发展,嵌入式系统设计变得越来越复杂.复杂的嵌入式系统设计,通常采用验证的手段检验系统设计的正确性,硬件验证通常是在硬件设计描述的基础上建立用于模拟硬件功能的硬件模拟器;软件验证常用的方法是建立处理器功能模型(指令集模拟器ISS),逐条解释嵌入式软件在目标机器上的执行过程,产生模拟输出,驱动外围电路(即硬件设计).指令集模拟器从底层时序关系模拟嵌入式软件在目标CPU上运行过程.对于复杂嵌入式系统设计,ISS模拟速度通常成为协同模拟瓶颈.基于RTOS的嵌入式软件快速验证方法可以有效地提高软件模拟速度,扩展RTOS功能,适应协同模拟需要,建立硬件模拟驱动,实现软件和硬件模拟器通信连接和协同模拟同步控制.基于RTOS的嵌入式软件验证方法以编译代码模型为基础,从系统行为级验证嵌入式软件功能,验证速度快.在实际应用中,该方法和ISS验证相结合,能够实现更有效、更快速的嵌入式系统协同验证.最后以几个典型硬件设计为基础,编写相应的控制软件,进行软硬件协同验证实验,实验结果数据说明该验证方法实用、有效、快速. 相似文献
18.
程翼胜 《单片机与嵌入式系统应用》2017,(11):7-10,13
在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证. 相似文献
19.
针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。 相似文献