一种用于无人机测控系统的DS-BPSK调制的实现

阐述了直扩BPSK调制原理,给出了调制模型,论述了基于FPGA和直接数字频率合成技术的DS-BPSK调制器的设计与电路实现;根据伪码的产生原理,给出了在FPGA中实现平衡Gold码的方法及时序仿真;针对调制器的测试结果,提出了提高频谱纯度的高斯滤波器的优化设计方法,实现了对上行信号的DS-BPSK调制;通过无人机测控系统的搭载实验与应用证明:该调制器不仅实现了遥控数据的扩频功能,而且解决了无人机数据链中上行数据加密和抗干扰问题,扩大了无人机无线电的控制距离。     

DS/FH混合扩频接收机解扩及同步技术的FPGA实现

研究采用编码扩频的DS/FH混合扩频接收机的核心模块——同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上,实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及跳频同步算法等均采用硬件完成,提高了捕获速度。实验结果证明该方案是正确可行的。     

一种DS-CDMA系统扩频码和参数盲估计方法

传统DS-CDMA系统扩频码盲估计方法以主元分析为基础,若各用户扩频码非正交(即存在多址干扰)则将导致扩烦码估计失效.本文通过码域映射,信息码盲分离以及相应的信号处理手段,实现了多用户情况下的扩频码、延时信息以及信息码的盲估计.该方法无需已知任何同步信息,允许系统存在较差的信噪比和多址干扰.仿真实验表明,对异步DS-CDMA系统该方法有效可行.     

基于DS-UWB的可变码扩频及同步的FPGA实现

为了提高扩频系统中同步接收机的灵活性,利用DS-UWB无载波的特性,设计了一种码长及码型可变、工作在码片速率的扩频及其同步电路,在扩频电路设计时分别采用了PN码和三进制码,同步模块可以复用,采用Verilog HDL描述电路,然后对该电路进行了功能和时序仿真,最后在Altera的CycloneⅡ系列芯片上验证了该电路,并对采用两种扩频码的适用场合进行了分析。     

多进制码移键控扩频系统的实现

文章论述了多进制码移键控扩频的基本原理,用FPGA设计并实现了一种有线信道上传输的点对点16进制码移键控扩频系统。     

直序扩频中伪码的快速同步方法

本文主要介绍了对直序扩频信号基于SAW卷积器的伪码同步,详细分析了SAW卷积器实现伪码快速同步的原理,给出了实现伪码同步的具体方法,为提高直序扩频系统的性能提供了可靠的科学保障。     

基于FPGA的扩频发射系统的设计

针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点,提出了一种基于FPGA的直接序列扩频发射系统的设计;采用KASAMI码作为扩频调制的码序列,发射信息采用循环读ROM的方式,而后进行卷积编码,利用KASAMI码进行扩频,再进行极性变换,将扩频输出变为双极性码输出;在Altera公司的Quartus II软件中,使用硬件描述语言VHDL和原理图相结合的方法进行了电路的设计实现;最后通过Matlab进行描点画图,实验结果表明系统具有较好的扩频通信功能。     

基于CDMA扩频技术的图象水印算法

为了增强水印的稳健性和提高运算速度,提出了一种应用直接序列扩频的码分多址通信技术(DS-CDMA)的图象离散小波变换域水印算法.该算法先采用m序列优选对来生成正交的Gold序列集,然后将改进后的Gold序列对水印信息进行扩频,并形成互相叠加的.CDMA编码,最后将其嵌入到原始图象的DWT变换域.在水印提取时,则利用正交码的自相关函数特性来检测出扩频到Gold码的水印信息,从而实现了隐藏信息的盲检测.与已报道的同类算法的性能比较表明,应用该算法隐藏的水印信息量较大,且水印稳健性好.     

非相干扩频测控系统距离模拟电路设计

针对非相干体制扩频测控系统信号模拟器的要求,提出的基于现场可编程门阵列(FPGA)与DSP的信号模拟器距离模拟电路设计及实现方案.该距离模拟电路采用计数器与伪码数控振荡器(NCO)共同实现对伪码扩频信号的距离精确模拟,经过硬件电路实测结果表明,该距离模拟电路模拟精度高,满足系统的要求.     

基于修正码片波形的DS-UWB系统同步算法研究

提出一种基于修正码片波形自相关方案的DS-UWB系统同步算法;首先利用并行相关器组,采用等间隔码片波形能量累积的方法来修正本地相关码片波形模板首先获得系统的码片同步,然后在已知码片同步的基础上利用PN码滑动相关捕获方法获得系统的PN码同步;仿真结果表明,在系统用户数为5,扩频增益为9时,算法的同步时间为2.5μs,与"多径超宽带系统同步时间在ms级"的结论不同,该算法能够实现μs级的同步;该方法是一种能够适应UWB多径信道环境的行之有效的DS-UWB系统同步捕获算法。