无线传感器网络整合时钟同步方案

针对多数无线传感器网络时钟同步方案存在的仅纠正时钟偏移问题,提出一种新的解决方案,整合时钟偏移同步和时钟速率同步,通过3个连续的消息传输实现单跳同步,采用分层的生成树实现多跳同步。仿真实验结果表明,与现有的同步方案比较,该方案的同步错误更小,能够获得更长的再同步周期。     

一种网络测量中的时钟同步算法

包延迟跟踪在端到端性能分析和流量控制算法设计中是很重要的度量指标。论文介绍在延迟测量中评估和消除相对时钟误差的convexhulls法,这些算法能大大改善测量的准确性,可以在线和离线使用。     

时钟树性能的研究及改进方法

分析了时钟树的性能要素:时钟树长度、时钟树偏差和时钟信号占空比,分析了改进时钟树性能的多个策略:合理的floorplan、合理的时钟创建源点、避免宏模块时钟端对时钟树平衡的不利影响、正确处理分离时钟门控、使用clock inverter改善时钟信号占空比。     

多时钟系统下跨时钟域同步电路的设计

针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题。     

面向裕量优化的高效时钟偏差规划和延迟提取

为了减少时钟偏差规划所需的时间,提出一种准线性时间复杂度的时钟偏差规划方法.该方法以整数来描述延迟大小的时钟偏差规划算法,限制每次对时钟延迟调整的步进至少为1,降低了算法的时间复杂度;改变了传统的预先生成完整的时序图作为算法输入的流程,采用一种新的增量式延迟提取策略为时钟偏差规划算法提取关键边的权重,减少了生成时序图所需要的时间.实验结果表明,采用文中方法进行时钟偏差规划的效率很高,对包含数千触发器的基准测试电路,其运行时间仅为数十秒.     

高速网络测量系统时钟同步的研究与分析

在监测网络流量行为中，时钟同步是提供准确的网络测度测量值的前提保证．单向延迟等网络性能测度至少需要毫秒级的同步精度。然而，在高速、大规模、分布式的网络环境下，高速的网络流量影响了系统的时钟响应信号，使得原本是线性模型的相对时钟偏移模型受到影响，这一影响使得即便使用NTP或者GPS，都无法很好地解决时钟同步问题．本文以一个分布式的抽样测量监刚乐境PERME和CERNET地区网主干为依托，详细分析和讨论了高速IP网络中的时钟偏移问题．通过大量真实的实验数据时高速网络中的时钟同步问题进行了研究和分析．同时，对如何解决实验中出现的模型的非线性问题指出了自己的见解．     

一种用于传感器网络的全局时钟模型

由于传感器节点的硬件条件限制,时钟模型的选择极大程度上影响着同步协议的最终性能.根据硬件系统特点,提出一种性能优越且易于实现的全局时钟模型.该模型依据同步协议所提供的全局时钟偏差估计值自行对全局时钟进行校准及频偏补偿,同时还提供了基于全局时钟及本地时钟的软件定时器.实际系统测试结果表明,基于本全局时钟模型的TDFS同步协议取得了更加出色的同步性能,其中补偿后的频偏仅为±0.05ppm且时钟误差的标准差低于0.53微秒.     

一种离线时钟同步算法

通过研究普通时钟行为特点,分析时钟误差产生的原因和规律,提出了一种离线时钟同步算法,并对其性能进行了分析。与以往的同步算法相比,该算法的优点在于可脱离基准时钟源,无须依靠网络同步,并能保持较高的精度。在普通个人计算机上的重复实验表明,精度可提高3个数量级,24 h误差控制在40 ms以内。     

传感器网络中基于时钟偏移的伪造节点攻击检测技术

研究一种基于时钟偏移的传感器网络中伪造节点攻击被动式检测技术。以节点之间的时钟同步数据作为输入,构建相对发送/接收时间差序列,提取数据发送源的相对时钟偏移。在此基础上,提出了DSNA（detect spoofed node attack）算法,通过检测相对发送/接收时间差序列异常识别伪造节点攻击,进一步在确定了攻击模式的基础上,对不同节点所发送的同步数据进行分类并提取时钟偏移作为指纹识别出伪造节点。在真实传感器网络环境下对检测技术进行了验证,结果表明该方法可以在被动方式下,快速准确地实现对伪造节点攻击的检     

无线传感器网络时钟同步技术

在无线传感器网络中,时钟同步是一项重要的支撑技术;诸如数据融合、TDMA调度、休眠唤醒节能模式和移动节点定位等应用均需要传感器节点本地时钟保持同步;由于传感器网络一些独特的内在特性,NTP等传统同步技术无法适用于这种新型网络;因此,越来越多的研究者开始关注传感器网络时钟同步协议的研究与设计;通过回顾时钟同步的问题及传感器网络对时钟同步的需求,介绍了时钟的数学模型,并基于该模型讨论了时钟同步的3个重要概念:时钟漂移、时钟偏移和分组的传输延迟;之后简要阐述了3种专门为传感器网络设计和提出的典型传感器网络时钟同步协议.     

Register Clustering Methodology for Low Power Clock Tree Synthesis

Clock networks dissipate a significant fraction of the entire chip power budget. Therefore, the optimization for power consumption of clock networks has become one of the most important objectives in h...     

一种由反相器构成的全定制时钟树

本文介绍了一种由反相器构成的全定制时钟树,采用clockmesh+H_tree 结构;通过virtuoso 画出来的版图对称 性更好,然后提取lef和lib 导入设计中。设计的时钟树具有时钟延时低、低skew等优点。     

GHz零时滞时钟树物理布图的虚拟通道布线算法

随着集成电路技术的发展和GHz频率的应用需求，已有的基于线长或RC延迟模型的时钟树布图算法已不能适用．针对GHz频率宏模块中时钟树的平面布图，依据流水线技术，提出一种虚拟通道布线算法；根据时钟树的拓扑结构，分别进行粗略布线和虚拟通道内的布线调整，完成时钟树的平面布线．该算法在开发软件原型ClockStar中得以应用．     

前后端协同的时钟树设计方法

提出一种新的高平衡、高可靠性的前端可控时钟树设计方法,解决时钟树需要在后端工具中多次反复以达到满足性能和功耗要求的问题。阐述了从前端优化和后端约束2个方面入手解决时钟树设计中经常会遇到的问题。在此基础上,将前后端方法结合起来完成时钟树设计。结果验证该方法可以减少大约20%的功耗,同时节省了设计时间,该方法可以广泛应用于基于时钟的同步数字电路设计中。     

工艺参数变化下的基于统计时序分析的时钟偏差安排

针对工艺参数变化的情况,提出一种成品率驱动的时钟偏差安排算法.提出统计时序约束图的概念,利用统计时序分析的结果将时序电路转换为统计时序约束图;将寻找关键环问题转换为最小费用/时间比值环问题,并按比例分配关键环中的时钟偏差的安全余量.实验结果表明,该算法有助于提高集成电路的成品率.     

高频时钟网络布线拓扑结构的曼哈顿平面切割线生成算法

在传统的Planar-DME拓扑划分算法的基础上,提出一种将欧几里德平面上的拓扑连接线转换成曼哈顿平面上的切割线并建立虚拟通道的算法,来进行连线调整,完成时钟网络的零时滞平面化布线．算法在开发软件原型Clockstar中得以应用。     

高性能VLSI设计中时钟分布网络的问题与解决方法

本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。     

同步数字系统时钟分布及偏斜补偿技术研究

本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。