首页 | 本学科首页   官方微博 | 高级检索  
检索     
共有20条相似文献,以下是第1-20项 搜索用时 812 毫秒

1.  多核微处理器核间高速互连技术  
   郭广浩  沈绪榜《计算机技术与发展》,2012年第22卷第6期
   随着VLSI技术和半导体制造工艺的不断发展,多核处理器已经取代了单核处理器.当技术和工艺的发展使片上多处理器中核的数目增加时,各个处理器核之间的互连及其通信就成为制约处理器性能提高的瓶颈.为了能够充分发挥多核处理器的高性能,文中根据当今主流多核处理器的互连方法,通过分析各种互连方法的优势与不足,提出了针对不同的核的数目和结构采用不同的互连方法,指出将新材料、新技术、新器件与已有的成熟的多核互连方式相结合是提高多核互连效率的有效方法,并阐述了未来多核互连的研究方向和发展趋势.    

2.  片上网络互连拓扑综述  
   王炜  乔林  汤志忠《计算机科学与探索》,2011年第38卷第10期
   随着器件、工艺和应用技术的不断发展,片上多处理器已经成为主流技术,而且片上多处理器的规模越来越大、片内集成的处理器核数目越来越多,用于片内处理器核及其它部件之间互连的片上网络逐渐成为影响片上多处理器性能的瓶颈之一.片上网络的拓扑结构定义网络内部结点的物理布局和互连方法,决定和影响片上网络的成本、延迟、吞吐率、面积、容错能力和功耗等,同时影响网络路由策略和网络芯片的布局布线方法,是片上网络研究中的关键之一.对比了不同片上网络的拓扑结构,分析了各种结构的性能,并对未来片上网络拓扑研究提出建议.    

3.  片上网络互连拓扑综述  被引次数:1
   王炜  乔林汤志忠《计算机科学》,2011年第38卷第10期
   随着器件、工艺和应用技术的不断发展,片上多处理器已经成为主流技术,而且片上多处理器的规模越来越大、片内集成的处理器核数目越来越多,用于片内处理器核及其它部件之间互连的片上网络逐渐成为影响片上多处理器性能的瓶颈之一。片上网络的拓扑结构定义网络内部结点的物理布局和互连方法,决定和影响片上网络的成本、延迟、吞吐率、面积、容错能力和功耗等,同时影响网络路由策略和网络芯片的布局布线方法,是片上网络研究中的关键之一。对比了不同片上网络的拓扑结构,分析了各种结构的性能,并对未来片上网络拓扑研究提出建议。    

4.  片上光网络:一种新型片上互连网络  
   计永兴  钱悦  崔大为  窦文华《计算机工程与科学》,2011年第33卷第4期
   随着单个芯片上集成的处理器的个数越来越多,传统的电互连网络已经无法满足对互连网络性能的需求,需要一种新的互连方式,因此光互连网络技术应运而生。目前,电互连的片上网络在功耗、性能、带宽、延迟等方面遇到了瓶颈,而光互连作为一种新的互连方式引用到片上网络具有低损耗、高吞吐率、低延迟等无可比拟的优势。本文主要探讨了片上光网络的研究趋势和发展方向,并对目前主要对基于总线结构和Torus结构的片上光网络进行了分析和比较,主要集中在拓扑结构、路由算法以及流控机制等方面。本文最后对片上光网络与3D技术结合以及全光片上互连网络的未来发展前景进行了探讨。    

5.  片上多核处理器验证:挑战、现状与展望  
   郭阳  李思昆  屈婉霞《计算机辅助设计与图形学学报》,2012年第24卷第12期
   随着集成电路工艺水平的不断提升以及应用对处理器性能要求的日益增长,验证已成为未来片上多核处理器发展的主要技术瓶颈.文中深入分析了片上多核处理器验证中状态空间大、完备性不足、存储结构与互连网络验证复杂、硅后验证困难等突出问题,系统地总结了片上多核处理器模拟验证、硬件仿真、形式验证、硅后验证等方面的研究进展,并对该领域未来的发展方向进行了分析与展望.    

6.  网络互连多线程处理器  被引次数:1
   荆元利  樊晓桠《计算机工程与应用》,2005年第41卷第33期
   结合可扩展的片上互连网络和隐藏延迟的同时多线程结构,论文提出网络互连多线程(NMT,NetworkedMulti-threaded)处理器结构;在SMTSIM仿真器的基础上进行仿真,结果表明NMT结构具有较好的可扩展性和并行性,并提出了对其片上互连网络的性能要求。    

7.  业界  
   《电脑迷》,2005年第18期
   AMD新一代多核心处理器计划 AMD近日披露了增强型多核心处理器计划,新一代多核心处理器将内置DDR3内存控制器,支持建立超过8个处理器互连的单系统。新架构将改善多处理器、处理引擎之间的互连性能,支持8个以上处理器在同一系统中运行,无需其他逻辑运算设备支持。除此之外,AMD还将在处理器中加入 DDR3内存支持。点评: AMD在多核心处理器上的步伐已经超过了Intel,不过对于AMD来说,技术上的优势如何转变成市场上的优势才是关键。    

8.  面向WCET分析的实时多核体系结构研究  
   陈芳园  丁亚军  张冬松      任秀江《计算机工程与科学》,2014年第3期
   随着工艺技术的发展以及嵌入式实时应用范围的不断扩大和需求的不断提升,多核处理器必将凭其高性能和低功耗特性应用到嵌入式实时领域中。但是,多核处理器体系结构很难甚至无法满足实时系统的实时限制和对WCET的可预测性要求。从多核中的共享资源入手,分析多核中的片上共享资源(共享Cache、片上互连)和片外共享资源(片外存储)对WCET分析的影响,探讨了各种干扰下的WCET分析方法。介绍了两种多核WCET分析模型:多核静态WCET分析模型和多核混合WCET分析模型;同时,针对嵌入式实时应用提出了多核设计原则。    

9.  基于排队论的多核处理器总线争用延时分析  被引次数:1
   赵钊  蒋烈辉  赵秋霞  刘辉  刘振国《计算机工程》,2008年第34卷第21期
   多核处理器是处理器领域发展的必然趋势。多核之间的通信可以利用基于总线的共享cache实现,也可以通过片上互连技术实现。在采用共享总线的多核体系结构中,如何解决多个处理器核对总线控制权的竞争,以及对争用延时进行定量分析,是处理器体系结构优化的主要依据。为给体系结构优化提供量化依据,采用排队论方法建立总线争用延时量化分析模型,分析影响总线争用延时的各种相关因素。    

10.  基于硅光子的片上光互连技术研究  
   钱磊  吴东  谢向辉《计算机科学》,2012年第39卷第5期
   随着芯片半导体工艺的发展,芯片集成度不断提高,单个芯片上所能容纳的计算核心数越来越多,使得核心间的数据移动效率成为制约处理器芯片整体性能的关键因素。光互连技术采用波导方式传输数据,信号传输的损耗低、速度快、延迟小,它通过采用波分复用(WDM)技术可以达到很高的带宽密度,有助于解决片上通信的瓶颈问题。面向未来片上高性能互连的需求,深入分析了电互连技术的现状与局限性,研究并分析了基于硅光子的光互连技术发展现状和趋势,对比了多种典型光互连架构的特点及优缺点,总结了未来硅光子互连技术需要解决的5个重要问题。    

11.  ARM与松下电器携手,推动应用于互联网数字电视的UniPhier片上系统开发  
   《电子与电脑》,2011年第7期
   ARM公司近日宣布:松下电器新近发布的应用于互联网数字电视的UniPhier MN2WS0220片上系统中采用了多项ARM技术,其中包括:高性能、低功耗的双核ARM Cortex-A9 MPCore处理器(在标准状况下最高可运行在1.4GHz),ARM CoreLink NIC-301网络互连以及针对低功耗工艺的ARM Cortex-A9处理器优化包。    

12.  吞吐量和延时约束下的片上通信结构的Pareto空间优化  
   曹亚菲  王大伟  李思昆《计算机研究与发展》,2009年第46卷第Z1期
   SoC中各IP核之间的互连结构是决定片上系统性能的关键因素.近年来,片上互连通信结构的配置与优化成为SoC通信综合的研究重点和热点,而已有方法优化SoC互连通信结构的仿真速度较慢,支持设计自动化的能力较差,使用的单目标优化算法无法解决多个性能目标之间的冲突.针对以上不足提出了吞吐量和延时约束下的片上互连通信结构的自动配置与优化的方法,该方法提出了片上总线互连通信结构模板,使用事务级通信仿真和多目标演化算法,探索吞吐量和延时约束下的多目标Pareto空间.与已有的先进Srinivasan方法相比,该方法的吞吐量提高10%,传输延迟降低17%,有效提高了SoC互连通信结构的优化质量.    

13.  低功耗电流模互连电路设计  
   范越  陈少昌  尹明《半导体技术》,2014年第12期
   芯片长距离互连时,通过传统的插入缓冲器方法减小延迟存在功耗大、占用芯片面积多等问题。针对这些问题,提出了一种电流模互连电路。这一电路在互连线上传输的信号电压摆幅很小,从而能够有效降低互连功耗、减小信号延迟。通过综合使用强、弱两个驱动器作为信号发送器,进一步减小了信号延迟。对于10 mm的片上互连线,延迟为649 ps,功耗为498μW。为了提高电路在制造工艺发生波动时的鲁棒性,电流模互连结构在驱动电路中添加了电流偏置电路。在Hspice中进行的蒙特卡罗仿真结果表明,180 nm工艺技术下,10 mm互连线的延迟和功耗方差均值比分别为7.91%和12.7%,在工艺发生波动时电路能够稳定工作。    

14.  实现系统规模化的龙芯3号桥片设计与验证  
   鲍庆元  李孟春  王焕东  曾 露  王启银  赵 锐《计算机工程与应用》,2014年第9期
   CC-NUMA(高速缓存非均匀访存)系统应用在龙芯3A的处理器上,已得到了良好的性能体现,程序开发也有明显的简化。在维护片内和片间数据传输的稳定性和正确性的工作中,对基于一致性协议的片间互连结构进行分析和研究。为了构建更大规模的CC-NUMA系统而维护多处理器间的一致性。在片间利用互连桥片进行统一调度,从而保证跨系统访问和全局数据一致,并且实现了多核处理器在访存性能上的提升。所设计的桥片在部分结构上与龙芯3A二级缓存相似。通过定向和随机环境测试,验证了桥片在功能方面的正确性。    

15.  多核处理器平台资源管理的若干问题研究  
   刘宇芳《计算机科学》,2012年第39卷第106期
   在多核处理器体系结构中,同一芯片上集成了多个处理器核心,它们共享片上多种硬件资源。介绍了多核处理器技术的发展;提出了多核处理器平台上资源管理的相关问题;针对处理器管理和共享Cache管理中的若干关键问题进行了较深入的探讨。    

16.  多DSP并行处理器的设计与实现  被引次数:1
   张喜明  胡雅萍  管吉兴  酒乐《无线电工程》,2007年第37卷第8期
   采用ADI公司的4片ADSPTS201作为主处理芯片,以LINK口互连的松耦合结构和Clust总线互连的紧耦合结构作为多DSP的拓扑互连形式,设计并研制了基于PCI的高速并行信号处理器。该处理器在设计上采用CadenceSPB15.5做了充分的信号仿真,保证了系统的信号完整性,经测试系统运行稳定。同时,该信号处理器具备松耦合和紧耦合2种互连方式,可满足更多种形式的算法结构,在图像处理、实时信号处理能方面有较好的应用价值。    

17.  多核处理器片上存储系统研究  被引次数:1
   黄安文  高军  张民选《计算机工程》,2010年第36卷第4期
   针对多核处理器计算能力和访存速度间差异不断增大对多核系统性能提升的制约问题,分析几款典型多核处理器存储系统的设计特点,探讨多核处理器片上存储系统发展的关键技术,包括延迟造成的非一致cache访问、核与cache互连形式对访存性能的束缚以及片上cache设计的复杂化等。    

18.  多核之间光互连技术的研究  
   李慧  顾华玺《中国集成电路》,2010年第19卷第2期
   随着集成电路技术的发展,单个芯片上核的数目不断增加,多核将成为芯片体系架构的未来发展趋势。核间的互连成为芯片设计中的一个关键技术。传统的片上电互连在带宽、时延、能耗和可靠性等方面都面临挑战,光互连可以很好地解决这些问题。本文对现有片上光互连的集成光电子器件发展进行了综述,在此基础上研究了一个典型的多核光互连系统,对网络结构、节点组成和通信过程等逐一进行了分析。结果表明,光互连是未来多核系统的有效互连方式。    

19.  一种用于并行计算系统的分级光环互连网络  
   魏进民  庞亚红  毛幼菊《计算机工程与设计》,2005年第26卷第4期
   介绍了大规模并行计算的一个新互连网络——分级光环互连,适用于多处理器与多计算机的可升级网络。分级光环互连由一个衡量无阻塞、容错的单跳可升级互连拓扑组成,并通过波分多址技术充分地利用了光纤的TeraHz带宽。此光网络融合了分级环的互连节点接口简单、节点度恒定、容错等各种吸引人的特征以及光通信的各种优点。提出了分级光环互连拓扑,分析了其结构特征并描述了光设计的方法,导出了一个简短可行的分级光环互连研究。    

20.  基于OPENCORE及NiosⅡ处理器的片上系统设计  
   孙杰  孙波  张兴堂《工业控制计算机》,2012年第25卷第6期
   基于资源IP核的复用设计方式,提出了一种基于OPENCORE及NiosⅡ固核处理器的片上系统设计方法,并重点对Avalon和Wishbone总线IP核互连总线体系结构、基于OPENCORE的IP核实现与应用技术等关键技术进行了深入剖析.    

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号