基于以太网的TMS320C6713并行系统设计

在某大型测试系统的设计中,为了实现多只处理器问灵活的数据交换及并行处理,提出了基于Ethernet的多处理器并行系统设计;通过FPGA实现了以太网交换机的介质无关接口与处理器同步串口的接口转换,从而实现了处理器接收和发送网络数据．在此基础上实现了多处理器的并行数据处理。为实现高效的对多处理器系统的开发调试,提出了基于Ethernet的多处理器网络调试方案,最后对系统的可扩展性进行了分析。     

多处理器系统可扩展性的研究

随着高度集成的处理器和存储器芯片半导体工艺技术的高速发展,多处理器系统已成为设计并行计算机体系结构的关键技术。本文研究多处理器系统带宽、时延、成本和物理的可扩展性,分析多处理器系统扩展的关键技术,最后给出可扩展的多处理器系统设计方案,并指出其将来的研究方向。     

IXP2400的网络测试系统的多级并行处理技术

多级并行处理问题一直是计算机及其网络设计、应用的一个重要问题.本文针对IXP2400这一多核可编程芯片的多处理器并行化问题进行应用研究,提出一种兼顾处理能力与开发灵活性的多级并行技术.以"基于网络处理器的网络测试系统"为应用实例,重点分析微引擎并行方案及线程级静态调度算法,并通过WorkBench仿真及七种以太帧平均最大发送速率实测结果对方案、算法进行验证.最后总结并展望了本文提出技术的前景.     

实时并行图象处理系统的设计

该文介绍了一种并行实时图象处理系统的硬件实现。着重阐述了基于ＴＭＳ３２０系列的多ＤＳＰ处理器的硬件设计。给出了多处理器并行处理的原理，描述了多处理器间共享存储器及计算机主从系统的实现方法。此系统给图象的实时处理和其它的信号的实时处理提供了有力的工具，可广泛地用于计算机视觉，机器人视觉，工业监控和医学图象处理系统。     

Nios Ⅱ多核系统缓存一致性解决方案

Nios Ⅱ处理器软核是Altera公司为其FPGA器件设计的一款32位RISC处理器,它在SOPC(片上可编程系统)技术中占有重要的地位.为了提高嵌入式系统性能,Altera提供了Nios Ⅱ多处理器支持,但它并没有有效解决缓存一致性问题,因而制约了Nios Ⅱ在共享存储器多处理器系统中的应用.本文对此问题提出完整解决方案,使在Nios Ⅱ多核系统上可以应用SMP(对称多处理器)、AMP(主从多处理器)等多种传统多处理器架构.     

科技要闻

AMD推出首款服务器用多处理器平台 AMD近日在台北国际电脑展(Computex)上宣布推出其首款供服务器及工作站用的多处理器平台,预计新平台的推出使AMD可以进一步拓展商用系统市场。这个多处理器平台采用AMD Athlon MP处理器及AMD—760MP芯片组,可支持双倍数据传输率(DDR)存储器,而且更采用AMD最新推出的Smart MP技术。 AMD计算产品部工作站及服务器市场营销副总裁表示“根据业内基准测试显示,全新AMD Athlon MP处     

并行处理与大型数据库

短时间内对大量的数据进行处理，从庞大的复杂的数据中迅速检出必要的数据是信息社会制服‘信息洪水’问题必不可少的手段。实现这种解题要求的前要技术之一就是并行处理与大型数据库系统。本文将讨论目前流行的并行处理技术和大型数据库构造、概念，并介绍几个提供这些系统的著名厂家的产品。一、最新概念与技术1．并行处理的内容高档PC机也好，UNIX机器也好，单处理器技术已经走到尽头，几个处理器封装在一起组成多处理器，以及各种各样的并行处理技术的实用阶段已经到来，并行处理器的构造主要分为以下三种：(1)密结合方式《SharedEv…     

多处理器共享缓存设计与实现

高速缓存作为中央处理器(CPU)与主存之间的小规模快速存储器,解决了两者数据处理速度的平衡和匹配问题,有助于提高系统整体性能.多处理器(SMP)支持共享和私有数据的缓存,Cache一致性协议用于维护由于多个处理器共享数据引发的多处理器数据一致性问题.论述了一个适用于64位多核处理器的共享缓存设计,包括如何实现多处理器缓存一致性及其全定制后端实现.     

实时嵌入式系统设计步入并行技术领域

进入９０年代，多机并行处理成为计算机工业主流。从巨型机到嵌入式计算机都兴起了采用多机并行处理设计技术的热潮。本文以嵌入式系统设计为背景，讨论多处理器互连拓扑结构、多处理器并行系统结构，进而以几种商品化嵌入式产品为基础，分析嵌入式并行系统设计所要注意的问题。     

在DSP处理器上并行实现ATR算法

介绍了由DSP芯片构成的多处理器并行系统的结构和性能以及在多处理器并行系统上并行实现ATR算法需要考虑的主要问题,着重研究了在指令级并行DSP处理器上实现ATR算法的并行化软件开发方法,对ATR算法的实用化和工程化具有重要的参考价值。